仕事ではないが、回路設計とアートワークをEAGLEで行っている。4層基板でLDOレギュレーターを使う回路を設計したのだが、データシートでランドパターンを見ると、放熱フィン用のランドには指定の大きさのサーマルビア(Thermal via)を指定個数打てと記述されている。
EAGLEの通常の方法で考えるならば、ライブラリエディタのパッケージ作成画面にて放熱フィン用のランドを他のSMDピンと同様に作成し、その上にビアを打てば良いと考えるだろう。しかし、この方法ではDRCを掛けるとOvelapのエラーが出てしまう。多分エラーを無視してガーバーアウトし、基板作成時に個別対応でも何とかなる様な気もするのだが、何とも気持ち悪い。
色々と方法をググったが、海外のサイトを含めて明確な答えが見つからなかった。一部海外の掲示板に同様の質問を投げている人を見掛けたが、質問の意図が伝わってないようで、期待しているような回答はもらえてなかった。
試行錯誤を繰り返し、一応それらしき方法が見つかったので備忘録も兼ねて書いておく。尚、基板の発注はこれからなので、この方法が本当に正しいかどうかの検証はこれからとなるのでご注意。
EAGLEのRatsnestで結果を見るとこんな感じ。ハンダ面と内層GNDがサーマルビアで接続され、内層の電源パターンは逃げている。
ライブラリエディタのパッケージ作成画面。この画面では、部品面のパッド(赤)に加え、tStop(斜線部:レジストの逃げ)、tCream(二重斜線:クリーム半田マスク)のレイヤーも表示している。下側の5個のパッドは通常のSMDパッド。特に細工はしてない。問題は上部の放熱フィン用のランド。ここにはパッドは置かず、パッド相当の大きさを位置を計算し、支障の無いレイヤーにパッド相当をRectで作成する。私はtDocのレイヤー(黄色)に作成した。黙視確認用なので、ガーバーアウトに関係の無いレイヤーにする。そしてそのRectで作成したエリアに対して、tStopとtCreamのパターンだけ作成する。
通常通り、回路設計エディタで作成した部品を使って設計し、レイアウト設計エディタで配置・配線する。
ここからが本題。上述したtDocのレイヤーのエリアを参考にPolygonで囲む。Polygonの線幅はデザインルールに従う。この線幅もエリアに含まれるので、正確に作りたい場合はtDocの矩形の線上をトレースするのではなく、若干内側にオフセットさせて線を引く。放熱フィンのエリア内だけに、いわゆるベタグランドを作ると考えれば良い。
囲い終わったら、内層GNDに落とすビアを通常通りに打つ。
Polygonラインのプロパティを確認し、Thermalsにチェックを入れる。
Ratsnestで確認した内層GNDパターン。サーマルビアで接続されているのがわかる。
部品面のパターンもサーマルビアで接続。
4層重ねて見た場合。一応意図通りに出来ている。実際の基板も意図通りだとは思うが…
theme : 電子工作
genre : コンピュータ