Intel announces H3C XG310 “Server GPU” with four Xe-LP GPUs（VideoCardz）
Intel Server GPU: The XG310 combines 4 Xe GPUs on one PCIe x16 card（ComputerBase.de）
Intel、Xe-LP採用のデータセンター向けGPU（Impress PC Watch）
Intel Executing toward XPU Vision with oneAPI and Intel Server GPU（Intel）
Intelは11月11日、データセンター向けとなる単体GPU製品としてXe-LPアーキテクチャをベースとした“Intel Server GPU”を発表した。“Intel Server GPU”は高密度・低レイテンシを特に重視して設計され、Android cloud gamingやメディアストリーミングなどの用途を想定する。
Intel Server GPU: The XG310 combines 4 Xe GPUs on one PCIe x16 card（ComputerBase.de）
Intel、Xe-LP採用のデータセンター向けGPU（Impress PC Watch）
Intel Executing toward XPU Vision with oneAPI and Intel Server GPU（Intel）
Intelは11月11日、データセンター向けとなる単体GPU製品としてXe-LPアーキテクチャをベースとした“Intel Server GPU”を発表した。“Intel Server GPU”は高密度・低レイテンシを特に重視して設計され、Android cloud gamingやメディアストリーミングなどの用途を想定する。
この“Intel Server GPU”の拡張カード―“X3C XG310”はなかなか奇妙な構成をしている。1枚のカードに4基のXe-LP GPUが搭載され、それぞれが8GBのLPDDR4をVRAMとして有する。そしてこれらはPLX chipを介してPCI-Express 3.0 x16インターフェースに接続する。PCI-Express電源コネクタは8-pin×1を要求する模様である。
Intelによると、この“X3C XG310”は2枚搭載することにより、一般的なAndroid cloud gamingであれば最大で同時160ユーザーの処理を可能とするという。
なお、コメント欄でXe-LPの正体は“Tiger Lake-UP3/UP4”のCPU部分を無効化した代物ではないかという説があったが、このカードを見る限り、一番左側（ブラケットに近い方）のXe-LPのパッケージは長辺約25mm程度、そこから見積もってもダイの長辺はおそらく長くても10mm程度に収まる。また一緒に載せられているLPDDR4のダイとXe-LPのダイは目視では同程度のようである。
“Tiger Lake-UP3/UP4”の推定ダイサイズは今のところ13.64mm×10.71mm＝146.1mm2程度とされており、そのため、Xe-LPが“Tiger Lake-UP3/UP4”をそのまま載せたものとするにはやや小さい印象である（あくまでも目視で正確に計測したわけではないが）。“Tiger Lake-UP3/UP4”のCPUダイを無効化したもの・・・という説はあまり積極的には考えなくて良さそうである（画像の縮尺・縦横比が正しいとは限らないので、なんとも言えないところはある）。
- 関連記事
-
- Xe-HPC―“Ponte Vecchio”のダイが明らかにされる (2021/01/27)
- Intel 4基のXe-LPを使用したGPU―“Intel Server GPU”を発表 (2020/11/11)
- 512基のEUを搭載したXe-HP "Neo Graphics"がGeekBenchに姿を現す (2020/11/04)
○Amazon売れ筋ランキング CPU メモリ グラフィックカード マザーボード SSD 電源
この記事へのコメント
CADなどを使って寸法を計算してみました。結果、以下がわかりました。
・基板画像は、高さ方向に2.135倍ほど拡大されている？
・基板サイズは幅283mm、高さ222mmほど。
・ダイサイズは12.4mm×9.2mmほど。
“Tiger Lake-UP3/UP4”の推定ダイサイズである13.64mm×10.71mmに近い数字になりました。これはもしかするかもしれませんね。
・基板画像は、高さ方向に2.135倍ほど拡大されている？
・基板サイズは幅283mm、高さ222mmほど。
・ダイサイズは12.4mm×9.2mmほど。
“Tiger Lake-UP3/UP4”の推定ダイサイズである13.64mm×10.71mmに近い数字になりました。これはもしかするかもしれませんね。
177000です。計算根拠を示し忘れていました。177000のURL部に計算メモへのリンクがあります。
イールドの悪い10nmでそこまで余裕あるのかな？
2020/11/12(Thu) 05:11 | URL | LGA774 #-[ 編集]
もしTigerlakeのダイを使い回してるのだとするとなかなか面白いね
もともとTigerlakeのiGPUは不自然に大きいところがあって
実際の製品でも動作周波数を抑えてワッパ重視の調整がとられているから
動作周波数を上げればDeepLink前提でノート用のローエンドdGPUとして使ったり
マルチタイル方式でちょっとした規模のdGPUとして使えるだけのポテンシャルはあるだろう
Tigerlakeのことだけを考えるならiGPUの量を削って動作周波数を上げたほうが歩留まりは良いはずだけど
iGPUをでかくしたほうが同じパフォーマンスでの電力効率は上がるしSoC全体の熱密度も下がるから
性能面で見ると色々とプラスになるところも何気に少なくない
通常なら「性能を取るか歩留まりを取るか」という話になるだろうけど
不良ダイを単体GPUに転用できるのであれば歩留まりの問題はだいぶクリアになるし
その場合はむしろiGPUをデカく作らないと単体GPUに転用するには性能不足になる
Ryzenの場合は「1コアしか動かないCCX」とかもEPYCのほうに回して組み合わせて
「16コアでL3キャッシュ128MB」みたいな製品を作って余すところなく利用し尽くしてるけど
それと似たようなことをIntelはiGPUを使って単体GPU方面でやってることになるわけか
もしTigerlakeの流用が事実ならばの話ではあるけれど
もともとTigerlakeのiGPUは不自然に大きいところがあって
実際の製品でも動作周波数を抑えてワッパ重視の調整がとられているから
動作周波数を上げればDeepLink前提でノート用のローエンドdGPUとして使ったり
マルチタイル方式でちょっとした規模のdGPUとして使えるだけのポテンシャルはあるだろう
Tigerlakeのことだけを考えるならiGPUの量を削って動作周波数を上げたほうが歩留まりは良いはずだけど
iGPUをでかくしたほうが同じパフォーマンスでの電力効率は上がるしSoC全体の熱密度も下がるから
性能面で見ると色々とプラスになるところも何気に少なくない
通常なら「性能を取るか歩留まりを取るか」という話になるだろうけど
不良ダイを単体GPUに転用できるのであれば歩留まりの問題はだいぶクリアになるし
その場合はむしろiGPUをデカく作らないと単体GPUに転用するには性能不足になる
Ryzenの場合は「1コアしか動かないCCX」とかもEPYCのほうに回して組み合わせて
「16コアでL3キャッシュ128MB」みたいな製品を作って余すところなく利用し尽くしてるけど
それと似たようなことをIntelはiGPUを使って単体GPU方面でやってることになるわけか
もしTigerlakeの流用が事実ならばの話ではあるけれど
2020/11/12(Thu) 06:31 | URL | LGA774 #-[ 編集]
ノート向けのdGPUでも思いましたがLPDDR4っていうのが怪しいんですよね
GDDRやHBMを扱う技術が確立できてないのかと思ってしまいます。
GDDRやHBMを扱う技術が確立できてないのかと思ってしまいます。
2020/11/12(Thu) 08:52 | URL | LGA774 #-[ 編集]
リンク先の基盤写真は明らかに加工されています。
中央の2個のGPUとメモリチップ群はへしゃげて細長くなっています。
基盤左下から見上げる構図なのに、8ピン電源コネクタの写り方も不自然です。
PCIExpress端子の左端から1個目の切り欠き中央までの寸法は12.15㎜と規定されています。
ブラケットに近い方のGPUパッケージ周辺が加工されていないと仮定しますと、GPUダイ長辺は12㎜前後はあるとみられます。
Tiger Lake-UP3/UP4ダイの流用かは分かりませんが、仮にそうだとしてもIntelはその点に言及しないでしょう。似たような前例がありますから。
中央の2個のGPUとメモリチップ群はへしゃげて細長くなっています。
基盤左下から見上げる構図なのに、8ピン電源コネクタの写り方も不自然です。
PCIExpress端子の左端から1個目の切り欠き中央までの寸法は12.15㎜と規定されています。
ブラケットに近い方のGPUパッケージ周辺が加工されていないと仮定しますと、GPUダイ長辺は12㎜前後はあるとみられます。
Tiger Lake-UP3/UP4ダイの流用かは分かりませんが、仮にそうだとしてもIntelはその点に言及しないでしょう。似たような前例がありますから。
2020/11/12(Thu) 15:42 | URL | LGA774 #-[ 編集]
素人考えには10nmSuperFinの無駄遣いにしか思えない…。。
2020/11/12(Thu) 16:16 | URL | LGA774 #-[ 編集]
Tiger LakeのCPUコアってダイの2割くらいしかないから
少量生産なら流用でも不思議はないけど…イールド悪い？
動画の大量同時トランスコード向けというからには
CPUの固定機能を並列化して使うみたいなやつかな
少量生産なら流用でも不思議はないけど…イールド悪い？
動画の大量同時トランスコード向けというからには
CPUの固定機能を並列化して使うみたいなやつかな
2020/11/12(Thu) 19:07 | URL | LGA774 #-[ 編集]
なんというかMustang-200を思い出した
2020/11/14(Sat) 01:51 | URL | LGA774 #-[ 編集]
同時発表のディスクリートGPUの方を使わないのはなんでなんだろうか
2020/11/14(Sat) 03:52 | URL | LGA774 #mQop/nM.[ 編集]
透視変形で長方形にする
縦と横に配置されたメモリチップを見てアスペクト比を修正する
PCIeコネクタの幅84mmを基準にGPUダイのサイズを算出
という手順で、縦置き横置きともピクセル単位で一致して、11.4*8.4mm程度。
ピクセル単位の誤差とか影とダイの境目の判定とかで誤差は出ても0コンマ2～3mm程度だと思うんだけど、>>177000のと(なぜかPCIeコネクタの幅が自分のと違うのを補正しても)だいぶズレてるのが謎。
縦と横に配置されたメモリチップを見てアスペクト比を修正する
PCIeコネクタの幅84mmを基準にGPUダイのサイズを算出
という手順で、縦置き横置きともピクセル単位で一致して、11.4*8.4mm程度。
ピクセル単位の誤差とか影とダイの境目の判定とかで誤差は出ても0コンマ2～3mm程度だと思うんだけど、>>177000のと(なぜかPCIeコネクタの幅が自分のと違うのを補正しても)だいぶズレてるのが謎。
2020/11/14(Sat) 18:34 | URL | LGA774 #-[ 編集]
>>177064
177000です。推定サイズが違うのは、アスペクト比の修正をする際に基準としたものが違うからかも。こちらはボード全体の写真を基準に補正しましたが、>>177064さんはメモリチップでやっています。当方が基準としたボード写真も正しいアスペクト比になっている保証がないので、メモリチップを基準とした177064さんのほうが正しいかも。
177000です。推定サイズが違うのは、アスペクト比の修正をする際に基準としたものが違うからかも。こちらはボード全体の写真を基準に補正しましたが、>>177064さんはメモリチップでやっています。当方が基準としたボード写真も正しいアスペクト比になっている保証がないので、メモリチップを基準とした177064さんのほうが正しいかも。
2020/11/15(Sun) 03:40 | URL | LGA774 #-[ 編集]
いずれにしても結論としてはTiger Lakeではないね。
2020/11/16(Mon) 01:09 | URL | LGA774 #-[ 編集]
>> 177064
177000です。PCIe端子の幅84mmを使い、メモリチップからアスペクト比を推定してみました。結果、アスペクト比は2.05、ダイサイズは11.9×8.9mm程度と推定されました。ダイ画像のドット数が15×20程度なので0.5mmほどの誤差はあり得ますので、1770064さんの推定値と一致しました。詳細はURL部のページに記載しました。それにしてもTigerLakeよりは小さなダイみたいですね。TigerLake不良品の流用ではなさそう。
177000です。PCIe端子の幅84mmを使い、メモリチップからアスペクト比を推定してみました。結果、アスペクト比は2.05、ダイサイズは11.9×8.9mm程度と推定されました。ダイ画像のドット数が15×20程度なので0.5mmほどの誤差はあり得ますので、1770064さんの推定値と一致しました。詳細はURL部のページに記載しました。それにしてもTigerLakeよりは小さなダイみたいですね。TigerLake不良品の流用ではなさそう。
