TSMC: Performance-Optimized 3nm N3P Process on Track for Mass Production This Year（AnandTech）
TSMCは3nmプロセス群の情報を更新した。そして現行のN3Eをベースとして光学シュリンクを加えたプロセスであるN3Pが2024年下半期の大量生産に向けて順調であることを明らかにした。N3Pは性能と効率の両方を向上させたプロセスで、トランジスタ密度もN3Eと比較して増している。
TSMCは3nmプロセス群の情報を更新した。そして現行のN3Eをベースとして光学シュリンクを加えたプロセスであるN3Pが2024年下半期の大量生産に向けて順調であることを明らかにした。N3Pは性能と効率の両方を向上させたプロセスで、トランジスタ密度もN3Eと比較して増している。
◇TSMC N2
TSMCs 2nm nodes get NanoFlex, N2P loses backside power delivery（Tom's Hardware）
TSMC 2nm Update: N2 In 2025, N2P Loses Backside Power, and NanoFlex Brings Optimal Cells（AnandTech）
North American Technology Symposium 2024でTSMCは2nmプロセス世代の進捗をNanoFlex technologyの紹介とともに明らかにした。現在、TSMCはN2プロセスの大量生産を2025年下半期に開始予定としている。一方で、第2世代の2nmプロセスとなるN2Pではbackside power delivery networkが提供されないことも明らかにした。
TSMCs 2nm nodes get NanoFlex, N2P loses backside power delivery（Tom's Hardware）
TSMC 2nm Update: N2 In 2025, N2P Loses Backside Power, and NanoFlex Brings Optimal Cells（AnandTech）
North American Technology Symposium 2024でTSMCは2nmプロセス世代の進捗をNanoFlex technologyの紹介とともに明らかにした。現在、TSMCはN2プロセスの大量生産を2025年下半期に開始予定としている。一方で、第2世代の2nmプロセスとなるN2Pではbackside power delivery networkが提供されないことも明らかにした。
TSMC 2 nm Node to Enter Risk Production in Q4-2024, Mass Production in Q2-2025 if All Goes Well（TechPowerUp）
DigiTimesによると、TSMCの最先端プロセスである2nm EUVノードは2024年第4四半期にリスク生産に入る。TSMCにとって2nmプロセスは重要なプロセスで、同社が初めてGAA (Gates All Around) FETを採用するプロセスとなる。TSMCは16nmプロセスでFinFETを導入し3nmまで使用してきたが、それ以来のトランジスタの大幅な構造の変更となる。GAAFET technologyはTSMCの2nmから1nm世代の製造プロセスにおいて特に重要な技術となる見込みだ。
DigiTimesによると、TSMCの最先端プロセスである2nm EUVノードは2024年第4四半期にリスク生産に入る。TSMCにとって2nmプロセスは重要なプロセスで、同社が初めてGAA (Gates All Around) FETを採用するプロセスとなる。TSMCは16nmプロセスでFinFETを導入し3nmまで使用してきたが、それ以来のトランジスタの大幅な構造の変更となる。GAAFET technologyはTSMCの2nmから1nm世代の製造プロセスにおいて特に重要な技術となる見込みだ。
TSMC 2 nm Node to Debut in 2025 with Apple SoCs for the iPhone 17 Pro（TechPowerUp）
TSMC Showcased 2nm Chips To Apple With Mass Production Scheduled For 2025, iPhone 17 Pro Likely To Be An Early Candidate（WCCF Tech）
TSMC’s 1.4nm Chips Named A14 Could See Daylight In 2027 After Company Introduces 2nm Chips（WCCF Tech）
TSMCの2nm級ノードはN2として2025年に大量生産に入る見込みだ。TSMC N2の最大の顧客はAppleとなる見込みで、iPhone 17 Pro/Pro MaxにTSMC N2で製造されたチップが搭載されると見込まれる。2024年のiPhone 16 Pro/Pro Maxには現行のN3世代で製造されたチップが搭載される模様だ。
現行のApple A17 ProとM3はTSMC N3Bで製造されており、そのトランジスタ密度は183MTr/mm2である。TSMCは複数のN3世代のプロセスを有しており、ちょうど大量生産に入ったN3Eはトランジスタ密度が215.5MTr/mm2に引き上げられる。そして2024年のN3Pは224MTr/mm2となる。そしてTSMCの最初の2nm級ノードであるN2のトランジスタ密度は259MTr/mm2となる見込みだ。2024年のAppleはN3Pを良い選択肢として考えているかもしれない。
TSMC Showcased 2nm Chips To Apple With Mass Production Scheduled For 2025, iPhone 17 Pro Likely To Be An Early Candidate（WCCF Tech）
TSMC’s 1.4nm Chips Named A14 Could See Daylight In 2027 After Company Introduces 2nm Chips（WCCF Tech）
TSMCの2nm級ノードはN2として2025年に大量生産に入る見込みだ。TSMC N2の最大の顧客はAppleとなる見込みで、iPhone 17 Pro/Pro MaxにTSMC N2で製造されたチップが搭載されると見込まれる。2024年のiPhone 16 Pro/Pro Maxには現行のN3世代で製造されたチップが搭載される模様だ。
現行のApple A17 ProとM3はTSMC N3Bで製造されており、そのトランジスタ密度は183MTr/mm2である。TSMCは複数のN3世代のプロセスを有しており、ちょうど大量生産に入ったN3Eはトランジスタ密度が215.5MTr/mm2に引き上げられる。そして2024年のN3Pは224MTr/mm2となる。そしてTSMCの最初の2nm級ノードであるN2のトランジスタ密度は259MTr/mm2となる見込みだ。2024年のAppleはN3Pを良い選択肢として考えているかもしれない。
IEDM 2022: Did We Just Witness The Death Of SRAM?（WikiChip）
TSMC's 3nm Node: No SRAM Scaling Implies More Expensive CPUs and GPUs（Tom's Hardware）
第68回IEEE International Electron Devices Meeting (IEDM) が開催された。
今回もまた興味深い論文が多数明らかにされたが、TSMCの論文の1つが悪いニュースを持ってきた。それは今後のプロセスシュリンクにおいて、ロジックはまだスケーリングが見込まれるものの、SRAMは既にスケーリングが望めないというものだった。
TSMC's 3nm Node: No SRAM Scaling Implies More Expensive CPUs and GPUs（Tom's Hardware）
第68回IEEE International Electron Devices Meeting (IEDM) が開催された。
今回もまた興味深い論文が多数明らかにされたが、TSMCの論文の1つが悪いニュースを持ってきた。それは今後のプロセスシュリンクにおいて、ロジックはまだスケーリングが見込まれるものの、SRAMは既にスケーリングが望めないというものだった。
TSMC 3 nm Wafer Pricing to Reach $20,000; Next-Gen CPUs/GPUs to be More Expensive（techPowerUp!）
DigiTimes: TSMC 3nm wafer price breaks $20,000. （RegiredEngineer(R)@chiakokhua）
消える100ドル未満のプロセッサ（Impress PC Watch）
DigiTimesの報道によると、TSMCの3nmプロセスのウエハの価格は$20000に達するという。この価格は5nmの1.25倍となる。
TSMCは7nmプロセスのウエハを$10000で提供していたが、5nmでは$16000にコストが上昇した。そして最新の3nmではとうとう$20000に達する。しかし、TSMCは持続的に革新をもたらし続けており、顧客はTSMCの最先端プロセスのウエハを購入し続けるだろうと見込まれている。
DigiTimes: TSMC 3nm wafer price breaks $20,000. （RegiredEngineer(R)@chiakokhua）
消える100ドル未満のプロセッサ（Impress PC Watch）
DigiTimesの報道によると、TSMCの3nmプロセスのウエハの価格は$20000に達するという。この価格は5nmの1.25倍となる。
TSMCは7nmプロセスのウエハを$10000で提供していたが、5nmでは$16000にコストが上昇した。そして最新の3nmではとうとう$20000に達する。しかし、TSMCは持続的に革新をもたらし続けており、顧客はTSMCの最先端プロセスのウエハを購入し続けるだろうと見込まれている。
◇N3E―早ければ2023年第2四半期に大量生産開始見込み
TSMC's N3E Node Said to Have Good Yields, Volume Production Expected Q2 2023（techPowerUp!）
3月にTSMCの3nm世代のプロセスノード―“N3E”が2024年から2023年末に前倒しされたことを紹介したが、“N3E”は予想よりも良好なイールドを得ているようで、TSMCは“N3E”の大量生産時期を早ければ2023年第2四半期に行うと発表した。
“N3E”は同じく開発中の“N3B”より高いイールドを実現しているという。ただ“N3B”については情報は限られている。
TSMC's N3E Node Said to Have Good Yields, Volume Production Expected Q2 2023（techPowerUp!）
3月にTSMCの3nm世代のプロセスノード―“N3E”が2024年から2023年末に前倒しされたことを紹介したが、“N3E”は予想よりも良好なイールドを得ているようで、TSMCは“N3E”の大量生産時期を早ければ2023年第2四半期に行うと発表した。
“N3E”は同じく開発中の“N3B”より高いイールドを実現しているという。ただ“N3B”については情報は限られている。
TSMC Said to be Close to Completing N3E Node（techPowerUp!）
TSMCは複数のN3ノードを開発しており、少なくともN3, N3B, N3EがN3世代のプロセスノードとして開発されている。N3は2023年に生産開始予定である。そしてN3Eは元々の予定では2024年であったが、予定よりも早く準備が整いそうだ。N3Eは当初はN3の強化型と言えるものであったが、現在では別のプロセスに差し替えられており、EUVを適用する層を25層から21層に減らし、生産を容易にしたものとなっている。Morgan Stanleyによると、N3EはオリジナルのN3と比べると密度は8％程低いが、N5と比較すると60％程高密度であるという。オリジナルのN3はN5と比較すると70％の密度向上を成し遂げている。
TSMCは複数のN3ノードを開発しており、少なくともN3, N3B, N3EがN3世代のプロセスノードとして開発されている。N3は2023年に生産開始予定である。そしてN3Eは元々の予定では2024年であったが、予定よりも早く準備が整いそうだ。N3Eは当初はN3の強化型と言えるものであったが、現在では別のプロセスに差し替えられており、EUVを適用する層を25層から21層に減らし、生産を容易にしたものとなっている。Morgan Stanleyによると、N3EはオリジナルのN3と比べると密度は8％程低いが、N5と比較すると60％程高密度であるという。オリジナルのN3はN5と比較すると70％の密度向上を成し遂げている。
TSMC Announces the N4X Silicon Fabrication Process（techPowerUp!）
TSMC Announces N4X Silicon Fabrication Process（Guru3D）
TSMC Introduces N4X Process Newest 5nm Enhancement Tailored for High Performance Computing Products（TSMC）
TSMCは12月16日、N4X process technologyを発表した。N4XはHigh Performance Computing (HPC) 製品に求められるワークロードに調整したプロセスで、TSMCとしては初めてのHPCに向けたプロセス技術となる。そして5nm系統のプロセスとしては最大の性能と最大の周波数を実現するものとなる。N4Xの“X”はHPC製品に特化したプロセスであることを示す。
TSMC Announces N4X Silicon Fabrication Process（Guru3D）
TSMC Introduces N4X Process Newest 5nm Enhancement Tailored for High Performance Computing Products（TSMC）
TSMCは12月16日、N4X process technologyを発表した。N4XはHigh Performance Computing (HPC) 製品に求められるワークロードに調整したプロセスで、TSMCとしては初めてのHPCに向けたプロセス技術となる。そして5nm系統のプロセスとしては最大の性能と最大の周波数を実現するものとなる。N4Xの“X”はHPC製品に特化したプロセスであることを示す。
TSMC announces N4P Process technology with 22% higher efficiency over N5（VideoCardz）
TSMC Expands Advanced Technology Leadership with N4P Process（TSMC）
TSMCは10月26日、5nmプロセス技術プラットフォームの拡張製品として性能を重視したN4Pプロセスを発表した。N4PはTSMCが展開してきたN5, N4, N3とともに同社の最先端プロセスの一角を担うプロセスとなる。
TSMC Expands Advanced Technology Leadership with N4P Process（TSMC）
TSMCは10月26日、5nmプロセス技術プラットフォームの拡張製品として性能を重視したN4Pプロセスを発表した。N4PはTSMCが展開してきたN5, N4, N3とともに同社の最先端プロセスの一角を担うプロセスとなる。
TSMC 4nm Manufacturing Process Will Come Sooner Than Expected（Guru3D）
TSMC 4nm Production Hit By... A Full Quarter Advance?（techPowerUp!）
TSMC Unveils Innovations at 2021 Online Technology Symposium（TSMC）
TSMCは5nmプロセスの量産を2020年に開始しており、欠損密度の改善は前世代の7nmプロセスよりも早く進んでいる。“N4”は5nmプロセスの派生プロセスで、性能と電力効率、トランジスタ密度を向上させている。“N5”と比較するとマスクレイヤーが減少し、一方で“N5”に近い互換性を有する。“N4”の開発は順調に進んでおり、リスク生産を2021年第3四半期に開始する。
TSMC 4nm Production Hit By... A Full Quarter Advance?（techPowerUp!）
TSMC Unveils Innovations at 2021 Online Technology Symposium（TSMC）
TSMCは5nmプロセスの量産を2020年に開始しており、欠損密度の改善は前世代の7nmプロセスよりも早く進んでいる。“N4”は5nmプロセスの派生プロセスで、性能と電力効率、トランジスタ密度を向上させている。“N5”と比較するとマスクレイヤーが減少し、一方で“N5”に近い互換性を有する。“N4”の開発は順調に進んでおり、リスク生産を2021年第3四半期に開始する。
TSMC to Enter 4 nm Node Volume Production in Q4 of 2021（techPowerUp!）
TSMC Reportedly Plans Volume Production for 4nm Process This Year（Tom's Hardware）
DigiTimesによるとTSMCは4nmプロセスの大量生産を当初の計画の2022年初めから前倒しし、2021年第4四半期に開始することを明らかにした。DigiTimesの報道によると4nmプロセスの最初の顧客としてAppleが挙げられており、同社のMac製品に用いるカスタムprocessorがTSMC 4nmプロセスで製造される最初の製品となるのではないかと言われている。
TSMCは2021年に280億の投資を行い、N7およびN5プロセスの生産拡大と、N3プロセスのリスクテストの開始を行う予定である。China Renaissance Securitiesの2月の報道によると、N5の生産容量は一月あたり55000～60000ウエハで、今年中に2倍になると予想されている。
TSMC Reportedly Plans Volume Production for 4nm Process This Year（Tom's Hardware）
DigiTimesによるとTSMCは4nmプロセスの大量生産を当初の計画の2022年初めから前倒しし、2021年第4四半期に開始することを明らかにした。DigiTimesの報道によると4nmプロセスの最初の顧客としてAppleが挙げられており、同社のMac製品に用いるカスタムprocessorがTSMC 4nmプロセスで製造される最初の製品となるのではないかと言われている。
TSMCは2021年に280億の投資を行い、N7およびN5プロセスの生産拡大と、N3プロセスのリスクテストの開始を行う予定である。China Renaissance Securitiesの2月の報道によると、N5の生産容量は一月あたり55000～60000ウエハで、今年中に2倍になると予想されている。
TSMC Completes Its Latest 3 nm Factory, Mass Production in 2022（techPowerUp!）
TSMC's 3nm factory structure construction complete（HEXUS）
TSMC Completes Its 3nm Multi-Billion Fab（Tom's Hardware）
TSMCは11月27日、次世代の3nmプロセスの半導体製造工場の建設を完了したと発表した。3nmプロセスの製造工場は台南市近くの南台湾サイエンスパークに位置している。TSMCは2022年下半期に3nmプロセスノードの大量生産を行う予定であり、その最初の顧客の1つとしてAppleの名前が挙がっている。
TSMC's 3nm factory structure construction complete（HEXUS）
TSMC Completes Its 3nm Multi-Billion Fab（Tom's Hardware）
TSMCは11月27日、次世代の3nmプロセスの半導体製造工場の建設を完了したと発表した。3nmプロセスの製造工場は台南市近くの南台湾サイエンスパークに位置している。TSMCは2022年下半期に3nmプロセスノードの大量生産を行う予定であり、その最初の顧客の1つとしてAppleの名前が挙がっている。
◇3nmプロセス生産を立ち上げ
TSMC Ramps Up 3 nm Node Production（techPowerUp!）
DigiTimesによると、TSMCは3nmプロセスの大量生産に向け、生産ラインの立ち上げを開始した。3nmプロセスの大量生産は2022年を予定しており、そう遠い先のことではない。
3nmプロセスは300mmサイズの上はで55000枚をまず目指し、2023年には月100000枚に達する。またEUVマシンの購入を推進するとともに、TSMCは既に3nmプロセスの生産に必要な設備をすべて整えている。あとは3nmプロセスに関する詳細な情報が公式にリリースされるの待つばかりである。
現行の7nmプロセス世代の次の5nmプロセス世代のそのまた次の世代となるのが3nmプロセス世代である。その3nmプロセスの生産が既に立ち上げの段階に入り、2022年の大量生産を目指す模様である。
TSMC Ramps Up 3 nm Node Production（techPowerUp!）
DigiTimesによると、TSMCは3nmプロセスの大量生産に向け、生産ラインの立ち上げを開始した。3nmプロセスの大量生産は2022年を予定しており、そう遠い先のことではない。
3nmプロセスは300mmサイズの上はで55000枚をまず目指し、2023年には月100000枚に達する。またEUVマシンの購入を推進するとともに、TSMCは既に3nmプロセスの生産に必要な設備をすべて整えている。あとは3nmプロセスに関する詳細な情報が公式にリリースされるの待つばかりである。
現行の7nmプロセス世代の次の5nmプロセス世代のそのまた次の世代となるのが3nmプロセス世代である。その3nmプロセスの生産が既に立ち上げの段階に入り、2022年の大量生産を目指す模様である。
Intel 14nm and AMD/TSMC 7nm transistors micro-compared（HEXUS）
Intel 14 nm Node Compared to TSMC's 7 nm Node Using Scanning Electron Microscope（techPowerUp!）
14nm and 7nm are NOT what you think it is - Visiting Tescan Part 3/3（der8auer / YouTube）
名高いオーバークロッカーとして知られるder8auer氏がYouTubeで非常に興味深い検証を行っている。その内容はCore i9 10900KとRyzen 9 3950Xを比較するというもので、製造プロセスは前者がIntel 14nm+++、後者がTSMC 7nmとなる。そしてこれらを電子顕微鏡を用いて比較したのである。
Tescan labsでの電子顕微鏡スキャンを効果的なものにすべく、der8auer氏はL1 cacheの部分をスライスしている。
Intel 14 nm Node Compared to TSMC's 7 nm Node Using Scanning Electron Microscope（techPowerUp!）
14nm and 7nm are NOT what you think it is - Visiting Tescan Part 3/3（der8auer / YouTube）
名高いオーバークロッカーとして知られるder8auer氏がYouTubeで非常に興味深い検証を行っている。その内容はCore i9 10900KとRyzen 9 3950Xを比較するというもので、製造プロセスは前者がIntel 14nm+++、後者がTSMC 7nmとなる。そしてこれらを電子顕微鏡を用いて比較したのである。
Tescan labsでの電子顕微鏡スキャンを効果的なものにすべく、der8auer氏はL1 cacheの部分をスライスしている。
TSMC Details 3nm Process Technology: Full Node Scaling for 2H22 Volume Production（AnandTech）
TSMC Details 3nm N3, 5nm N5, and 3DFabric Technology（techPowerUp!）
TSMC Dishes on 5nm and 3nm Process Nodes, Introduces 3DFabric Tech（Tom's Hardware）
TSMC details its 3nm Process Technology - Mass Production Planned for 2022（OC3D）
TSMCは8月26日、Technology Symposiumを開催し、同社の7nm (N7) プロセス、5nm (N5, N4) プロセス、そして3nm (N3) プロセスの進捗状況について明らかにした。またプロセスノードに加え3DFabric technologyや、3nm以降にスケールイングを持続するための技術についてもいくらか明らかにした。
TSMCの計画では3nmプロセス (N3) の大量生産は2022年下半期に予定されている。
TSMC Details 3nm N3, 5nm N5, and 3DFabric Technology（techPowerUp!）
TSMC Dishes on 5nm and 3nm Process Nodes, Introduces 3DFabric Tech（Tom's Hardware）
TSMC details its 3nm Process Technology - Mass Production Planned for 2022（OC3D）
TSMCは8月26日、Technology Symposiumを開催し、同社の7nm (N7) プロセス、5nm (N5, N4) プロセス、そして3nm (N3) プロセスの進捗状況について明らかにした。またプロセスノードに加え3DFabric technologyや、3nm以降にスケールイングを持続するための技術についてもいくらか明らかにした。
TSMCの計画では3nmプロセス (N3) の大量生産は2022年下半期に予定されている。
TSMC Planning a 4nm Node that goes Live in 2023（techPowerUp!）
TSMC’s Enhanced 5nm Node Reportedly Being Prepped; Could Be Secured for Lucrative Clients Like Apple and Its A14 Bionic（WCCF Tech）
TSMCの5nmプロセスには3種類がある。1つめは標準的なもの（N5のことと思われる）、2つめはそれに続く改良型（WCCF TechではN5+と表記されているが、別の情報ではN5Pという表記も見られた）。そして3種類目は今回明らかにされた4nmプロセス―N4である。N4は2023年に大量生産を予定している。
TSMC’s Enhanced 5nm Node Reportedly Being Prepped; Could Be Secured for Lucrative Clients Like Apple and Its A14 Bionic（WCCF Tech）
TSMCの5nmプロセスには3種類がある。1つめは標準的なもの（N5のことと思われる）、2つめはそれに続く改良型（WCCF TechではN5+と表記されているが、別の情報ではN5Pという表記も見られた）。そして3種類目は今回明らかにされた4nmプロセス―N4である。N4は2023年に大量生産を予定している。
TSMC 5 nm+ Node Manufacturing Goes High-Volume in Q4（techPowerUp!）
DigiTimesによると、TSMCは5nmプロセスの改良版である5nm+プロセスの大量生産開始を速ければ今年第4四半期に開始する予定であるという。
計画通り第4四半期に5nm+プロセスの大量生産が開始された場合、2021年初めに5nm+プロセスを使用したチップを見ることができるようになる。
5nmプロセスがN5と呼称されるので、5nm+プロセスは単純に考えればN5+となるだろうが、別の情報で、N5の性能向上版としてN5Pという名前も挙がっており、そちらを指している可能性もある。
現時点で、TSMC 5nmプロセスを使用するであろう製品はAMDの“Zen 4”、RDNA 3（？）、NVIDIAの“Hopper”となるだろうか。・・・というより、PCに使われる最先端の高性能チップはIntel製以外ほぼTSMC製造になっているのが現状である（GlobalFoundriesとSamsungが少しある位か。前者は“Zen 2”のI/Oダイ、後者はGP107に使われている）。
（過去の関連エントリー）
TSMCの“N5P”は“N7”比で84～87％増のトランジスタ密度を実現する（2020年3月24日）
DigiTimesによると、TSMCは5nmプロセスの改良版である5nm+プロセスの大量生産開始を速ければ今年第4四半期に開始する予定であるという。
計画通り第4四半期に5nm+プロセスの大量生産が開始された場合、2021年初めに5nm+プロセスを使用したチップを見ることができるようになる。
5nmプロセスがN5と呼称されるので、5nm+プロセスは単純に考えればN5+となるだろうが、別の情報で、N5の性能向上版としてN5Pという名前も挙がっており、そちらを指している可能性もある。
現時点で、TSMC 5nmプロセスを使用するであろう製品はAMDの“Zen 4”、RDNA 3（？）、NVIDIAの“Hopper”となるだろうか。・・・というより、PCに使われる最先端の高性能チップはIntel製以外ほぼTSMC製造になっているのが現状である（GlobalFoundriesとSamsungが少しある位か。前者は“Zen 2”のI/Oダイ、後者はGP107に使われている）。
（過去の関連エントリー）
TSMCの“N5P”は“N7”比で84～87％増のトランジスタ密度を実現する（2020年3月24日）
TSMC: 3nm in 2021, and 5nm has satisfactory yields（Guru3D）
TSMC 3nm Process Packs 250 Million Transistors Per Square Millimeter（techPowerUp!）
TSMCのプロセスの微細化は止まらない。3nmプロセスは2021年に立ち上がる。また既に、AMDは5nmプロセスの使用を決定している。
TSMCのCEOであるCC Wei氏によると、5nmプロセスは既に大量生産に向かっており、Wei氏によれば2020年下半期に5nmプロセス「非常に速くスムースな立ち上がる」という。Mobile向けや5nmの迅速な立ち上げはMobile向けやHPC向けデバイスの旺盛な需要にも後押しされている模様だ。Wei氏は今年のウエハにおける売り上げのうち10％を5nmプロセスが占めると見込んでいる。また5nmプロセスは7nmプロセスや16nmプロセス、28nmプロセスのように長く使われるプロセスとなる。
TSMC 3nm Process Packs 250 Million Transistors Per Square Millimeter（techPowerUp!）
TSMCのプロセスの微細化は止まらない。3nmプロセスは2021年に立ち上がる。また既に、AMDは5nmプロセスの使用を決定している。
TSMCのCEOであるCC Wei氏によると、5nmプロセスは既に大量生産に向かっており、Wei氏によれば2020年下半期に5nmプロセス「非常に速くスムースな立ち上がる」という。Mobile向けや5nmの迅速な立ち上げはMobile向けやHPC向けデバイスの旺盛な需要にも後押しされている模様だ。Wei氏は今年のウエハにおける売り上げのうち10％を5nmプロセスが占めると見込んでいる。また5nmプロセスは7nmプロセスや16nmプロセス、28nmプロセスのように長く使われるプロセスとなる。
TSMC N5P 5nm Node Offers 84-87% Transistor Density Gain Over Current 7nm Node（techPowerUp!）
TSMC Details 5 nm（WikiChip）
TSMCは5nmプロセスのリスク生産を2019年3月より開始している。そしてこの第2四半期―4月ないしは5月が5nmプロセスの立ち上げの時期となる。今回はARM Techcon 2019や65th IEEE IEDM conference、ISSCC 2020から集めた情報を扱う。ただし、ISSCC 2020でのTSMCの論文は見つかっていない。
TSMCはまだN5プロセスの正確なデバイスサイズを明らかにしていないが、おそらく48nm poly pitch, 30nm metal pitchと予想される。この場合のトランジスタデバイス密度は171.MTr/mm2となる（N7は91.2MTr/mm2）。IEDMでTSMCはN5プロセスのトランジスタ密度について、現行のN7の1.84倍と明かした。我々の予測では1.87倍なので近い値であろうと推定される。
TSMC Details 5 nm（WikiChip）
TSMCは5nmプロセスのリスク生産を2019年3月より開始している。そしてこの第2四半期―4月ないしは5月が5nmプロセスの立ち上げの時期となる。今回はARM Techcon 2019や65th IEEE IEDM conference、ISSCC 2020から集めた情報を扱う。ただし、ISSCC 2020でのTSMCの論文は見つかっていない。
TSMCはまだN5プロセスの正確なデバイスサイズを明らかにしていないが、おそらく48nm poly pitch, 30nm metal pitchと予想される。この場合のトランジスタデバイス密度は171.MTr/mm2となる（N7は91.2MTr/mm2）。IEDMでTSMCはN5プロセスのトランジスタ密度について、現行のN7の1.84倍と明かした。我々の予測では1.87倍なので近い値であろうと推定される。
