はてなブックマーク

今年のGWの自分宿題としてものすごく簡単なRISC-Vを作っていました。 ツイッター見てる方はご覧になってたかもしれませんが、GW中に一応riscv-tests位ならPASSするものが出来ています。 今回はその後にVivadoで合成してみた結果も取ることが出来たのでそれも含めて紹介をしてみようと思います。 Chiselで作るオレオレRISC-V ディレクトリの構成 ブロック図 外部インターフェース リード ライト テスト環境 テスト環境のディレクトリ構成 テストの実行 RTLの生成 Ultra96上で合成 リソース使用量 タイミング 作ってみての感想 Chiselで作るオレオレRISC-V そんなわけで作ったRISC-V（適当にdirvという名前になってます）のスペックを。 こんな感じです。（これはgithubのREADMEをほぼそのまま載っけてます） RV32I Machine mode