3.5D（次元）は高性能コンピューティング（HPC）やAI（人工知能）向けの次世代半導体パッケージ技術を指す。2.5Dと3Dを融合した造語で、ハイブリッドボンディング（ハイブリッド接合）と呼ぶチップ積層技術を使う。米AMD（アドバンスト・マイクロ・デバイセズ）や台湾積体電路製造（TSMC）が開発を主導し、スーパーコンピューターやデータセンター向けプロセッサーで導入が始まった。
高性能コンピューテ...
おすすめ記事
チップレット集積へ「2.5/3次元実装」 後工程の中核に
2.5次元/3次元（2.5D/3D）実装は、チップレット集積（異種チップ集積）を具体的に実現する手段として注目されている。大きな配線専用のチップやチップレットを貫通する電極などを使って、チップレット同士を物理・電気的に接続する。半導体の微細化による性能向上に陰りが見える中で、今後の半導体の競争領域となる先進後工程（先進パッケージ）の中核的な技術だ。 2.5D実装は、インターポーザーと呼ばれる中間
チップレット接続、高速化へ3つの革新 2nm以降で導入
微細化による性能向上が鈍化し、微細化を進めるコストが増大する中で、半導体の進化を先端パッケージで担う動きが加速している。生成AI（人工知能）の登場で膨大な計算資源が必要となったことで、サーバーなどのクラウド側と、PCやスマートフォンなどのエッジ側の両方において、先端パッケージを用いたチップレット（半導体チップ）集積が標準技術となりつつある。 先端パッケージの性能を高めるために、現在焦点となってい
先端パッケージで進化する半導体 高性能化の3大テーマ
チップレット集積による半導体の高性能化に向けて、その実現手法であるアドバンストパッケージ（先端パッケージ）の注目度が高まっています。その舞台となる後工程に、ファウンドリー（受託製造）大手の台湾積体電路製造（TSMC）や韓国Samsung Electronics（サムスン電子）といった前工程の企業が参入する動きも目立つようになってきました。 NIKKEI Tech Foresightでは、先端パッ
