エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
Intel I/O Acceleration Technologyの構成要素で一番「!?」となったDirect Cache Accessについて、第... Intel I/O Acceleration Technologyの構成要素で一番「!?」となったDirect Cache Accessについて、第一回 カーネル/VM探検隊@関西では調査不足で十分に説明出来てなかったので調べてみた。 元となる論文はこれなのだが: Direct Cache Access for High Bandwidth Network I/O 正直なところ読んでもどう実装してるのか読むのが面倒で良く分からなかった。 実際に使える状態にあるのだから、絶対ハードのドキュメントに何か書いてあるだろ、と思って探してみた。 Intel® 7300 Chipset Memory Controller Hub (MCH) Datasheetの7.9章 Direct Cache Accessを読んでみる。 I/O DeviceからのDMAはDMA Write→Snoop Invali