DVCon 2015のチュートリアル

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

DVCon 2015のチュートリアル資料が公開されました。

SystemVerilog Design: User Experience Defines Multi-Tool, Multi-Vendor Language Working Set

Next Generation Design and Verification Today

SystemC Standardization Update Including UVM for SystemC

Panel Discussion: What is Needed to Drive Design Efficiency?

ただし、上の3つを見るにはユーザー登録が必要です。

3月のイベントで公開が12月って、なんか遅すぎるような気がするが。。。。