@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ちょっと、Google君に聞いていたら、 Jetson Xavier って、NVLink 1.0 をサポートしていた。。。 Xavier Wiki Nvidia presents improved Xavier SoC for…

映画好きの戯言 2018年11月の映画鑑賞 今月の映画鑑賞は、すべて、GYAO!での鑑賞でした。 DVDを借りなかったのは、有給休暇消化中に、劇場で観た作品がDVD化される時期だったので。。。 ただ、それだけです。 9本、(2018年合計、108 = 99本 + 9本)、うち劇場…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日は、Facebook Glow Compiler のソースコードをグダグダ語る会の仕切り直し版の日です。 Facebook Glow Compiler のソースコードをグダグダ語る会@De…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel nGraph Library が 何か名前が変わったというか。。。 About nGraph Compiler stack ・Bridge/Importer : Deep Learning Framework や ONNX のモ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CPUs Huawei Server Efforts: Hi1620 and Arm’s Big Server Core, Ares Hi1610 2015 16コア A57 2.1 GHz TSMC 16nm Hi1612 2016 32コア A57 2.1 GHz TSM…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Pushing the limits of GPU performance with XLAによると、 TensorFlow r1.11のXLA無しのGPU と TensorFlow r1.12のXLA有りのGPUでは、XLA有りの方が速…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Support Intel FPGA in VTA #1694がPRに。 詳細は、こちら 現時点で、VTAは、XilinxのPYNQ対象だったので、 Intel SoCでもと。。。 とりあえず、必要な…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AMD EPYCやRyzen、Radeonに対応したメンターグラフィックスを無償で提供 AMDのプレス記事：Mentor Graphics HPC Application Development Environment N…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Samsung Brings On-device AI Processing for Premium Mobile Devices with Exynos 9 Series 9820 Processor Exynos 8 Octa (8890) : 14nFinFET 2.3GHz …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった New GraphCore GC2 chips with 2PFlop performance in a Dell Server Dell EMCのサーバーに搭載されて売られるって。IntelのFPGAボードと同じ感じかな。…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今度の「Halide」は、Differentiable Programming に挑戦だ。 Image Processing and Deep Learning への応用。。。 Differentiable Programming for Ima…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel、性能が8倍に向上したUSB式AIアクセラレータ「Neural Compute Stick 2」 Intelとしては、続編があるとは。。。 推奨小売価格は99ドル。なお、日本…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録として。 このツイートとこのツイート 勤務先の図書コーナーに鎮座していたので、借りてきて読んだ。 内容的には、 「お仕事は人生の大きな部分を占…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨年の12月に次に来るのは、eFPGAという内容の記事を書きました。 その記事の最後に書いた「flexlogix」のサイトには、いろいろな記事がアップされてい…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AI Edge X: The first 4G Industrial Gateway for AI on the Edge ・Industrial chassis for 0-60 degrees operation ・Intel Atom x7-E3950 ・Intel Mo…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 水曜日(11/14、埼玉県民の日)に、PyTorch + XLA のソースコードが公開された模様。 PyTorch For TPU README.mdによると、次の3つのケースでできる模様。…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 96Boards から、また、新しいボードがアナウンスありました。 今回はちょっと変わっていて、Bitmain の Edge用ASICである BM1880 が搭載されたもの。 Ed…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先週のビッグニュースと言えば、なんといっても、AMDのRome 詳細は、下記の記事を見れば分かると思う。 AMD Announces 64-Core 7nm Rome CPUs, 7nm MI60…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Amazon が Xilinxと組んで、Xilinx + AWS Greengrass & Amazon FreeRTOS = Adaptable IIoT Edge を。 IoT Edge 側としては、次の3つ ・a:FreeRTOS on Zy…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 土曜日(11/10)、コンパイラ勉強会に行ってきました。 金曜日の夜の時点で、増田さんのTVMの資料がアップされていたので、眺めていました。 Deep Learnin…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CEVAも参戦、ONNX！の時に、ちょっと調べたら出てきました。 Synopsys、Cadence、CEVA、で残りのIPベンダーと言えば、、、、VeriSilicon... ハイ、出て…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録のために EETimesの吉田さんの記事 NovuMind’s AI Chip Sparks Controversy NovuMindという元Baidu社のdistinguished scientistのRen Wuさんによっ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Google君に聞くお仕事していたら、見つけました。 DNNLibrary Android Neural Networks API のラッパーって感じなライブラリ。 Androidのデモアプリのソ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった RISC-V で TensorFlow Lite を動かす。 November RISC-V Bay Area Meetup hosted by Antmicroにて、 引用 "TensorFlow Lite on RISC-V" (Pete Warden - …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterにツイートしたら、なかなか人気だったので。。記録として。 Light Model Transformer 引用します。 Light Model Transformer is a light tool t…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった QNNPACK: Open source library for optimized mobile deep learningをアナウンス。 この情報、このブログが公開される前に見つけていました。 ブログに…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel AIのReintroducing PlaidMLに 引用 Now that Vertex.AI has joined Intel’s Artificial Intelligence Products Group, we are pleased to reintro…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった C‌O‌‍LOSSU‌S, PO‌P‌‍LA‌R‍ AND TOMMY‌ FLO‍WER‌S... Wikipediaによると、 （コロッサス、本来の意味はロードス島の巨像の名 ということに。。。 でも、…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Ultra96(UltraZed)実践勉強会 今回の勉強会は、FPGAコミュニティのオールスター総動員ですわ。申込順で。紹介しまっす。 Ultra96のセミナーでお馴染みの…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨年の2月に、TensorFlow r1.0がリリースされて、XLAという技術を見つけてから、ディープラーニングのフレームワークをいろいろ調べています。 ・Tensor…