Verilog-HDL:文法(4)

Verilog-HDL:文法(4)

┌────────────────┐ │Verilog-HDL基本理解　　　　　　 │ │文法からシミュレーション記述まで│ │- - - -...概要を表示 ┌────────────────┐ │Verilog-HDL基本理解　　　　　　 │ │文法からシミュレーション記述まで│ │- - - - - - - - - - - - - - - - │ │文法(4)　　　　　　　　　　　　 │ └────────────────┘ [<<戻る] [進む>>] [▲HDL Home▲] [目次]・組合せ回路記述 + assign + function + always ・順序回路記述 + always ・moduleコール + module ●組合せ回路記述 ◆assign ・assignは継続的代入(continuous assignments)を意味します。主に演算子の結合で 記述できる簡単な組合せ回路の定義に用います。 ・平たく言ってしまえば、常に接続され、変化に追従する信号です。故にこの後説明 する