FPGAエクストリーム・コンピューティング第5回、今回もニフティでの開催でした。 イーツリーズ・ジャパン 船田悟史さん：FPGAにネットワーク処理を実装してきた話と、これからの話 @marsee101さん：ラプラシアンフィルタをZedBoardで実装（ソフトウェアからハードウェアにオフロード） @shtaxxxさん：PyCoRAM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセラレータ向けIPコア開発フレームワーク テクノロジージョイント 鈴木さん：Solarflare Application Onload Engine (AOE) 製品概要と開発キット(FDK)の紹介 イーツリーズ船田さんのFPGAによるTCP/IP実装の話、そのルーツはアマ無線のTCP通信とは！ TCPの動きを音で理解したってエピソードはたいへんうらやましく思いました。TCP実装の詳細のところ

男子たるもの一度は自分でCPUを作ってみたいものだけど、ICでLEDをピカピカさせた程度の経験しかないハード素人な俺だったので、CPUを自作してる東大生などを遠くから見て憧れてるだけだった。しかしおよそ一年前のこと、「MIPSなんて簡単に作れますよ！」とKさん（←FPGAでLispマシンを自作するような人）に言われて、お、おぅ。。そりゃKさんはそうでしょうよ。。あれ、もしかして俺にもできるかな。。？　と思った。この一言がなければ32bitのCPUを自作しようなんて考えなかっただろう。 それから一年ちょい、とくに今年の正月休みやFPGA温泉でがっつりがんばって、なんとかMIPS Iサブセットの自作CPUが動いた。これはフィボナッチを計算してるところ。 ちなみに、これはこんな感じのフィボナッチのコードをCで書いて、 void main() { int i, *r = (int *)0x7f00

FPGAエクストリーム・コンピューティングの第4回はニフティで開催されました。今回はこんな内容： @yukitaketakeさん：GPU設計者から見たFPGA GPU設計者の方がFPGAとGPUを比較するというとても貴重な発表でした。均質な浮動小数点演算を大量にこなすという用途においては、GPUの独擅場なのかなという印象です。開発コストも低いですし。JP MorganのFPGAによるHPC事例ではGPUとFPGAを比べた上で両者を併用しているそうですが、どういった点でその違いが現れるのかが知りたいところです。それを理解するには数学とハード両方を知る必要があるわけですが。。また、HPCではなくビッグデータ処理では非均質かつ整数中心の演算や、たくさんの同期を必要とする処理、I/O直結したい処理などが主体となるので、Netezza等がなぜGPUではなくFPGAを使っているのか？　という理由はこの

金融系でFPGAというとHFTへの応用が知られてるけど、この事例はリアルタイムトレードの話ではない。金融業務で必要とされるバッチ処理やHPC（High Performance Computing）でもFPGAが本格的に使われ始めてるという話だ。 元ネタは、2011年にJP Morgan Chaseの人がスタンフォード大学で講演した内容。このビデオを見ていたらとっっっても面白かったので、 #fpgax 第3回で使う資料として要点を訳し、俺のコメントや補足を追加してみた。 http://www.youtube.com/watch?v=9NqX1ETADn0 （スライドはこちら） なお、FPGAも金融も素人なので、勘違いや誤訳があるかもしれない。FPGAとは何かよく知らない人はこちらをどうぞ。 リーマン・ショック対策のスパコン開発 JP Morgan Chaseは、社債やモーゲージ（不動産を担保

FPGAエクストリーム・コンピューティング第3回は大阪で開催でした。ハードウェアは西日本が熱いのか、いつも大阪や京都や福岡から来ていただいてる方が多く、これは大阪でやらねば！　と思いまして。。大阪市と共催で、大阪イノベーションハブの会場をお借りして開催しました。この会場のあるグランフロントという大阪駅となりの新しいショッピングモール＋オフィス施設がでかすぎて、会場にたどり着くまで相当迷いました。。グランフロントなめてました。 今回の内容 鈴木圭介さん：FPGAのUIにAndroidを使う Android上で作ったUIからFPGA上で組んだ回路と通信する方法の解説。私も前に音源作ったときはUIをFPGAで実装するのが面倒で、ChromeのJSで作ったUIとFPGAをシリアル通信で連携させたりしてました。これはUARTを使ったごく単純なしくみでしたが、鈴木さんの方法はFPGA上でAvalonバ

FPGA本ラッシュの最後の本、FPGAキットで始めるハード&ソフト丸ごと設計: CPUと周辺回路を作り込んでCプログラミングを読みました。とても面白かったので紹介します。全体的にソフトウェアの方が説明少なめで、ハードウェア（特にシステムアーキテクチャ）は丁寧に説明してあります。 内容 オープンソースなプロセッサLEONをFPGAに実装し、リアルタイムなJEPGデコードシステムを動かしていく本です。 最初にLEONの簡単な説明と、LEONシステムのコンフィグレーションの説明があります。LEONシステムには設定用のGUIがついているとはいえ、煩雑な設定の説明があるのはうれしいです。FPGA上で動くLinuxを起動させるところまでが第一部です。 第2部からはJPEGフォーマットの詳しい説明と、アルゴリズムのFPGAへの実装方法が詳しく説明されています。まずはPC上のLinuxでmotionJPE

西尾さんのFPGAでライフゲームを作りましたに反応しました。 ライフゲームの生死判定を3通りの方法で書いて、合成、比較してみました。生死判定の前後にレジスタが入っているのは動作速度を比較したかったためです。結論を先に書いておくと、どう書いてもたいした違いは無かったです。好きな書き方を選べば良いと思います。 case 文を並べる。 元のソースの記述方法です。 https://github.com/natsutan/lifegame/blob/master/case/case.v これを合成するとこのような回路になります。 入力をアドレスとしたテーブル引きになっています。 使用ロジックエレメントは12個です。 ROMを使う Quartus II でROMを作りました。 https://github.com/natsutan/lifegame/blob/master/rom/rom.v ROMの

動画の内容 ランダムに初期化(see 線形帰還シフトレジスタ - Wikipedia) しばらく実行(高速モード：1ステップ3msec。VGA60Hzの画面の更新が17msecなので画面1回更新されるごとに5ステップ進んでいる計算) 画面をクリア、低速モード(256倍遅い)に移行 Rペントミノを配置するボタンを押す しばらく走らせる 高速モードに変える 実装 読み書き用のアドレスをインクリメントする 2行+3マス文の323bitのシフトレジスタに読んだデータをpushする(see シフトレジスタ - Wikipedia) シフトレジスタの0, 1, 2, 160, 161, 162, 320, 321, 322の9ビットを束ねてアドレスとし、ライフゲームのルールがハードコードされた512bitのROMから1bit読む 読んだ値をVRAMに書き込む 各1クロックでできるかな〜と思ったけども、

FPGAでCPUを組んでると、フェッチ部やデコーダ部で足し算や掛け算をしようとして、そんなことしたらCPUの意味ないなーと思ってしまうことがありました。 で、よく考えたら、FPGAでロジックを組むならCPUの意味はないんです。 だいたい、ひとつの処理実行するのに何クロックかかってんですか！と。 CPUでは、計算効率をよくするためにパイプラインという仕組みが使われています。 最近では、18段とかのパイプラインもあるようです。 ここで、18段のパイプラインのうち、実際に計算を行うのは2段か3段だったりします。残りの15段くらいは、命令や計算結果を読んだり書いたりしているだけです。 このパイプラインも、ほとんどはメモリの読み書き、それも命令の読み込みに多くが使われます。 であれば、CPUにしなければ、18段全部計算に使えるんじゃね？という話になりますね。 決まりきった計算を行うのに、いちいちメモ

FPGAでエクストリームなコンピューティングの会という謎の勉強会に呼ばれたので参加してきました。僕も発表する予定だったのですが、時間が取れず今回は発表無しでした。時系列ｇｄｇｄで感想を。 FPGAで証券取引の話がとても面白かったです。話を聞くまでは証券取引の記事にでてくる数msというのがFPGAだったら余裕で、FPGAなめんなと思っていました。FPGAの中にCPU乗せてCで書いたアルゴリズムがCPU上で走っているのかなと勝手に想像していました。しかし、良く話を聞いていると、msは発注するまでの許容時間の話で、実際にFPGAとして応答しないといけない時間は20us程度、結構厳しい速度ですね。ふと確認したら高位合成のHandel-Cで有名なセロクシカが、完全に金融に移行していて驚きました。 FPGAでWebサーバとFPGAで高速のデータベース処理は、いまいち使われている技術の違いが分かりません

2. 三好健文 - e-trees. Japan, Inc. 東工大→東大→東工大→電通大→現在 コンパイラとかHW/SW協調設計とか 囲碁専用ハードウェア CUDA/MPIコンパイラ ネットワーク処理の専用ハードウェア化 ストリーム処理専用アーキテクチャ JavaRock 2 2012.8.17 @虎ノ門 3. FPGAとは？ 本章では，高位設計言語である Bluespec System Verilog を紹介する．こ の言語では，コンパイル時にしっかりエラー検出ができ，また，さまざまなライブ ラリも提供している．FPGA や ASIC が大規模化し複雑な回路を設計する機会が Field Programmable Gate Array 増えてきた今，知っておくべき技術だろう． （編集部） 三好 健文 論理回路・データパスを自由に作り込める Verilog HDL や VHDL を使った設

2013/2/18に行われた「FPGAでエクストリームなコンピューティングの会」の#fpgaxハッシュをざくざくまとめました。 必要あれば追記などお願いします。

s_osafuneさんがFPGAコンピューティングについてとてもためになるつぶやきをされていたのでまとめました。

はたから見てると、FPGAとArduinoとRasberry PIって、なんか小さくてデバイス挿して使ってて似たもののように見えるかもしれません。 そんな中、どこが違うの？って思ってる人もいるかと思ったので、それぞれの違いと、そしてそこから得られる技術者としての知識をまとめてみます。 まあ、得られる知識として「それぞれのデバイスの使い方と周辺環境」ってのはありますが、それは当然として。「それぞれのデバイスの使い方と周辺環境」を得るメリットがわかる比較としてまとめたいと思います。 根底は「なんで最近FPGAをやってるか」っていうことの説明なので、そういうバイアスがあると思ってください。 FPGAというのはチップの種類なので、実際にはDE0などのFPGA評価ボードとの比較ですが。中でもDE0-nanoは大きさや価格を考えると、豪華なArduinoくらいの位置づけとして出してきたようにも見えます

ストリームやデータベースにおけるジョインやマージやソートのFPGA実装って、いまどこまで研究が進んでいるんだろう…と気になってて、その道の専門家である筑波大の川島さんに参考になるpaperをいくつか教えてもらった。これからゆっくり読む。 How Soccer Players Would do Stream Joins ストリームデータ同士を高速にwindow joinするhandshake joinという手法。これをベースに、三好さん＋オゲさん＋川島さんが世界最速のFPGA実装を作成されたとのこと。 Sorting Networks on FPGAs ハードウェアでソート！ FPGAs: A New Point in the Database Design Space FPGAでデータベースまわりの処理、あまり本文がないのでリンク集って感じ。 FPGA: What’s in it for

ここのところ重度のFPGA中二病にかかってしまい、冬休み中もDE0ざんまいな日々。気になっていた金融のHFT（high frequency trading：大手投資銀行等がμ秒単位の超高速で株式等を売り買いしてる恐ろしい市場）におけるFPGA利用状況について、HFT Reviewにこってりしたレポート（HFT業界のベンダー各社にインタビューしたもの）が載っていたので、勢い余って面白かった部分を超訳してしまった。 元ネタはこちら： FPGA & Hardware Accelerated Trading, Part One - Who, What, Where and Why? FPGA & Hardware Accelerated Trading, Part Two - Alternative Approaches FPGA & Hardware Accelerated Trading, P