広帯域VCOの試作（1～2.2 GHz/1.6～2.7 GHz）

はじめに

今回は、マイクロストリップフィルタを用いた広帯域VCO（voltage controlled oscillator）を試作し、発振周波数・出力パワーを測定したので記録として残す。過去にも何度かVCOの試作にトライしてきたが、安定した発振を得るのが難しかった。今回の試作は結構上手くできたと思うので、これを基にしてPLLシンセサイザへと発展させたい。

原理

集中定数の発振回路では、コルピッツ発振回路やハートレー発振回路といった回路が有名だが、基本原理はどれも同じでフィードバックループの位相が360°（またはその整数倍）まわる周波数でゲインを持たせることで発振が得られる。よく例えられるのが、スピーカーとマイクのハウリングの原理。スピーカーで再生された音がマイクに拾われて、アンプで増幅されてスピーカーから再生される。これが繰り返され、ちょうど位相の揃う周波数が増強されて「キーーン」と鳴る。

Figure 1に今回試作した発振回路の構成を示す。位相をまわすフィードバック部分に分布常数回路を用いたバンドパスフィルタを採用した。バンドパスフィルタは、狭帯域であるほど通過帯域内で位相が急峻に回る。位相特性の傾きが急峻であるほど、スペクトラム線幅の細い、位相雑音の小さい発振器を作ることができる。

Figure 1 - Principle of VCO using a tunable filter

ざっくりとした理解だと、位相特性のグラフφ(f)とφ=360°との交点が発振周波数foscになる。Figure 2(a)のようにφ(f)の傾きがなだらかな場合、位相特性が少し変動するだけで交点の位置が大きくズレてしまうため、発振周波数が揺らぎ位相雑音としては大きくなる。一方、Figure 2(b)のようにφ(f)の傾きが急峻であれば、位相特性の変動に対して交点の位置はほとんど動かず、そのぶん位相雑音は小さくスペクトラム線幅も細くなると考えられる。

Figure 2 - Slopes of φ(f) and phase noises

過去に、チューナブルフィルタの実験をしたことがある。DUTはマイクロストリップの結合線路を用いたコムラインフィルタ。振幅・位相特性をNano VNAで測りながらバリキャップの電圧を調整して、特性が変化することを確認できた。通過帯域内で位相が急峻に回るようすがNano VNAの画面から読み取れる。

Figure 3 - Experiment of a tunable filter

---

下の論文が参考になった。
C. -H. Tseng and C. -L. Chang, "Design of Low Phase-Noise Microwave Oscillator and Wideband VCO Based on Microstrip Combline Bandpass Filters," in IEEE Transactions on Microwave Theory and Techniques, vol. 60, no. 10, pp. 3151-3160, Oct. 2012, doi: 10.1109/TMTT.2012.2210441.

回路図

Figure 4にVCOの回路図を示す。結合したマイクロストリップ両端のオープン容量をバリキャップにすることでチューナブルフィルタを構成する。R1～R3を介してバリキャップダイオード1SV280に逆バイアスを与える。マイクロストリップの中点がちょうど節（振幅が最小）となるため、R1～R3を中点に配置することで共振器の損失を抑える。フィルタ～FETは無駄な遅延を入れたくないので、とにかく最短距離で配置する。

Figure 4 - Schematic of the VCO prototype

FETはデプレッション型のNE76084を用いるが、ゲートはゼロバイアスで使うことにした。ドレイン電流はMax. 30 mAくらい流れる。ドレイン電圧VdはインダクタL1を介して供給する。Vdは低いとゲインが足りず、高いとバリキャップが飽和するためか発振が止まってしまい、最適値が存在することが実験から分かった。実験によりVd=1.5 Vが良さそうだった。C4はDCカット、R5は負荷インピーダンスを軽くするために入れている。出力パワーを取るためにR5は小さくしたいが、負荷が重すぎると発振しないのでトレードオフがある。

試作

フィルタ部のストリップ長L=6 mmと12 mmの2種類を試作した（Figure 5）。プリント基板はFusion PCBのFR4-TG130、1 mm厚、以前のブログ記事から比誘電率はεr=4.95と推定。

Figure 5 - Photographs of (a) VCO L=6 mm and (b) VCO L=12 mm

測定結果①（VCO L=6 mm）

測定環境は、2.1 GHz以下はSIGLENTスペアナで直接観測し、2.1 GHzより上はHMC213ミキサ+EVAL-ADF4351でダウンコンバートしてスペアナで観測した。EVAL-ADF4351ではHMC213の推奨LOレベルに満たないことと、HMC213の変換損を外挿して求めているので測定結果のPoutは正しくないが許してほしい。

VCO L=6 mmの発振周波数（fosc）と出力パワー（Pout）の特性をFigure 6に示す。Vctrl=2～13 Vの範囲で、発振周波数は1.6 GHz～2.7 GHzまで変化した。ただ、Vctrl=2 V以下では発振が弱く、1.6 Vを下回ると発振が止まってしまうことが分かった。Vctrlが低い領域では、バリキャップの直列抵抗成分によりQ値が劣化するためだと思う。Poutは、周波数が高いほど高出力となり、2 GHz以上では0 dBmを超えてくるので結構嬉しい。Vcrtlはバリキャップのブレークダウン電圧を超えないよう13 Vまでとした。

Figure 6 - VCO L=6 mm, fosc and Pout vs. Vctrl

PLLシンセサイザに組み込む際には、VCOの伝達関数の比例定数Kvco [Hz/V]というパラメータを用いることになる。Figure 7にKvco vs. foscの結果を示す。

Figure 7 - VCO L=6 mm, Kvco vs. fosc

測定結果②（VCO L=12 mm）

Figure 8、9にそれぞれ、VCO L=12 mmのfosc/Pout vs. Vctrl特性、Kvco vs. fosc特性の測定結果を示す。VCO L=12 mmはVctrl=0 Vから安定した発振が得られた。発振周波数は1 GHz～2.2 GHzまで変化した（実際に使うときはちょっと余裕を持たせて1.1 GHz～2.1 GHzあたりで使うことになると思う）。出力Poutは低域側はやっぱり弱く-5 dBm程度で、高域にいくほど高出力となる。

Figure 8 - VCO L=12 mm, fosc and Pout vs. Vctrl

Figure 9 - VCO L=12 mm, Kvco vs. fosc

課題（自己共振の抑制）

部品を色々付け替えたりしている中で、ある条件で異常な発振スペクトラムとなる現象を発見した。Figure 10にその時のスペクトラムを示す。パスコンC3=1 nF、インダクタL1=100 nHを使用した場合に発生し、1.7 GHz～1.8 GHzに遷移する領域で、1本だったスペクトラムが分裂してコム状に変化した。C3を47 pFに変更したり、L1に100 Ω抵抗を並列したりするとこの現象が抑えられたことから、どうやらチップコンデンサ、チップインダクタの自己共振が原因ではないかと思う。1608サイズの積セラ1 nFは300 MHz付近に自己共振（直列共振）があり、それ以上の周波数ではインダクティブとなる。また、今回使用した巻き線チップインダクタ100 nHは1.8 GHzに自己共振（並列共振）がある。

つまり、コンデンサ、インダクタの自己共振によってループゲインの位相特性にうねりが生じ、不安定な発振条件となっているのかもしれない。周波数ジャンプ（発振周波数特性が不連続で、ある周波数から別の周波数に飛び移ること）の中間の状態でこのような現象が起こるみたいな話をどこかで聞いたことがある。

Figure 10 - Spectra during sweep from fosc=1.7 GHz to 1.8 GHz

対策として、インダクタに並列に抵抗を入れることで自己共振のQ値を下げる方法が思いつく。Figure 11に改善した回路を示す。インダクタL1にR6=33 Ωを並列に追加し、さらにハイインピーダンスを保つためのインダクタL2を直列に入れる。FETから見たインピーダンスがR6によりレジスティブになるので、自己共振の影響が小さくなるのではないかと考えた。実際にこの回路にしてみて、Figure 10のようなコム状のスペクトラムがなくなることを確認した。

Figure 11 - Circuit improvement to suppress paracitic resonances