ãŠã„ãµã‰ã‚Šãƒ¼ã®ã¶ã‚ã 2006å¹´11月今ã¾ã§ã¯ã€ VHDL 使ã£ã¦ãŸã‚“ã§ã™ãŒã€ Verilog HDL ã«ç§»è¡Œã™ã‚‹ã“ã¨ã«ã—ã¾ã—ãŸã€‚ç†ç”±ã¯ã€ã‚„ã£ã± Verilog ã®ã»ã†ãŒç°¡æ½”ã ãªã¨ã„ã†ã®ã¨ã€å°±è·ã—ãŸå…ˆè¼©ãŒè¨€ã†ã¨ã“ã‚ã‚„ã‚‹ãªã‚‰ Verilog ã®ã»ã†ãŒã„ã„らã—ã„ã¦ã„ã†ã®ã¨ã€å¾Œè¿°ã™ã‚‹ãƒ•ãƒªãƒ¼ã®ã‚·ãƒŸãƒ¥ãƒ¬ãƒ¼ã‚¿ã§å……実ã—ãŸç’°å¢ƒãŒã‚ã‚‹ã¨ã„ã†ã“ã¨ã§ã™ã€‚ ãã‚“ãªã‚ã‘㧠Verilog ã®æœ¬ã‚’èªã‚“ã§ã¿ãŸã¨ã“ã‚ã€åŸºæœ¬çš„ãªæ§‹æ–‡ã¯ VHDL ã¨æ›¸ãæ–¹ãŒé•ã†ã ã‘ã ãªã¨æ€ã„ã¾ã—ãŸã€‚ã§ã‚‚ã€ä¿¡å·ã®å®£è¨€ãŒç°¡æ½”ã ã—ã€ä¿¡å·ã®ãƒªãƒ†ãƒ©ãƒ«å€¤ã‚’書ãã¨ãå進数使ãˆã‚‹ã—ã€`define ã‚„ `ifdef ãŒä½¿ãˆã‚‹ã®ãŒãƒ’ジョーã«ã†ã‚Œã—ã„。 `ifdef 使ãˆã°ã€ãƒ‡ãƒãƒƒã‚°ãƒ¬ãƒ™ãƒ«ã«å¿œã˜ã¦ã€å¤–ã«å‡ºã™ä¿¡å·ç·šã®æœ‰ç„¡ã‚’制御ã—ãŸã‚Šã§ãã¾ã™ã‚‚ã®ã。 フリーã®ã‚·ãƒŸãƒ¥ãƒ¬ãƒ¼ã‚¿ã§ã™ãŒã€ã‚·ãƒŸãƒ¥ãƒ¬ãƒ¼ã‚¿æœ¬ä½“㯠GPL Cver を使ã„ã¾ã™ã€‚ã•ã‚‰ã«ã€ Eclipse ã«çµ„ã¿è¾¼ã‚ã‚‹ IVI ã£ã¦çµ±åˆé–‹ç™ºç’°å¢ƒãŒã‚ã‚Šã¾ã™
{{#tags}}- {{label}}
{{/tags}}