Viterbi アルゴリズãƒ
Viterbi アルゴリズムã¯ãƒ¢ãƒ‡ãƒ«ã«ãŠã„㦠最é©ãªçŠ¶æ…‹ç³»åˆ—（最é©çµŒè·¯ï¼‰ ã¨ã€ã“ã®çµŒè·¯ä¸Šã§ã®ç¢ºçŽ‡ã‚’求 ã‚るアルゴリズムã§ã‚る。 モデルã«ãŠã„ã¦è¦³æ¸¬ç³»åˆ— ã«å¯¾ã™ã‚‹æœ€ é©ãªçŠ¶æ…‹ç³»åˆ— を求ã‚ã‚‹ãŸã‚ã«ã€æ™‚刻ã§çŠ¶ æ…‹ã«è‡³ã‚‹ã¾ã§ã®æœ€é©çŠ¶æ…‹ç¢ºçŽ‡ を定義ã™ã‚‹ã€‚
Viterbi decoder
デジタル通信システム用エラー訂æ£å›žè·¯ã®æ¤œè¨Žã¨å®Ÿè£… - Viterbi デコーダ - 985738K 玉置 祥 指導教官 和田知久 ç‰çƒå¤§å¦å·¥å¦éƒ¨æƒ…å ±å·¥å¦ç§‘ Examination and Implementation of the Error Correction Circuit for Digital Communication Systems - Viterbi Decoder - 985738K Tamaki,SHO Prof. Tom Wada Information Engineering, University of the Ryukyus. エラー訂æ£å›žè·¯ã¯ã€è¡›æ˜Ÿé€šä¿¡ã‚„ç„¡ç·šLANãªã©ã®ãƒ‡ã‚£ã‚¸ã‚¿ãƒ«é€šä¿¡ã‚·ã‚¹ãƒ†ãƒ ã«å¹…広ã使ã‚ã‚Œã¦ã„る。ã•ã‚‰ã«ã€ 日本ã§ã¯2003å¹´ã‹ã‚‰ã€åœ°ä¸Šæ³¢ãƒ†ãƒ¬ãƒ“放é€ãŒé †æ¬¡ãƒ‡ã‚£ã‚¸ã‚¿ãƒ«ã«ç§»è¡Œã™ã‚‹ã“ã¨ã«ãªã£ã¦ã„ã‚‹ãŸã‚ã€ä»Šå¾Œã•ã‚‰ã« é‡è¦ã«ãªã£ã¦ãる。Vite
1
メンテナンス
ãŠçŸ¥ã‚‰ã›
障害
リリースã€éšœå®³æƒ…å ±ãªã©ã®ã‚µãƒ¼ãƒ“スã®ãŠçŸ¥ã‚‰ã›
最新ã®äººæ°—エントリーã®é…ä¿¡
処ç†ã‚’実行ä¸ã§ã™
j次ã®ãƒ–ックマーク
kå‰ã®ãƒ–ックマーク
lã‚ã¨ã§èªã‚€
eコメント一覧を開ã
oページを開ã
{{#tags}}- {{label}}
{{/tags}}