RISC-V向けLinuxのビルド環境として、buildrootを使用したいのだがどうも安定してビルドできる環境の資料がないので、自分で環境を作ることにした。 自分はWSL上で作業しているのだが、環境変数の設定など少し厄介なところがあるので、せっかくなのでDockerfile上に構築することにした。 https://github.com/msyksphinz-self/riscv-buildroot-linux https://hub.docker.com/repository/docker/msyksphinz/buildroot 以下のようなフローでbuildrootの構築はできる。ポイントはbuildrootのダウンロードとvirt向けのMakefileの構築だ。 FROM ubuntu:22.04 # ----------------------------- # Ubuntu P

はじめに 以下のように、6日間にわたって、「Zynq MPSoCで、コンピュータを学ぼう」を掲載しました。 Zynq MPSoCで、コンピュータを学ぼう (その1) Zynq MPSoCで、コンピュータを学ぼう (その2) Zynq MPSoCで、コンピュータを学ぼう (その3) Zynq MPSoCで、コンピュータを学ぼう (その4) Zynq MPSoCで、コンピュータを学ぼう (その5) Zynq MPSoCで、コンピュータを学ぼう (その6) RISC-V への応用 今更、Arm Cortex-A53 って、古いじゃん、今は、Cortex-X3だよ。いやいや、Armじゃなくて、RISC-Vじゃん。という感覚になると思いますが、 ベースとなる部分は、Cortex-X3になっても、CPUのISAが変わるRISC-Vになっても、Linux を使うので、U-BootやLinux、デバイスド

はじめに 「Zynq MPSoCで、コンピュータを学ぼう」のその2です。 その1 : Xilinx社のZynqUltrascale+ MPSoC について その2 : Zynq Ultrascale+ MPSoC がどのように立ち上がっていくのか その3 : Linux の dts を見て、どのようなハードウェアを使っているのか？ その4 : Linux の デバイスドライバについて その5 : Programmable Logic その6 : QEMU (Zynq Ultrascale+ MPSoC の実物が無くても、Linuxが立ち上がる) Zynq Ultrascale+ MPSoC がどのように立ち上がっていくのか Zynq Ultrascale+ MPSoC は、次のステップで立ち上がります。 内部ROMが起動 内部ROMがストレージから FSBL (First Stage Bo

「作って学ぶコンピュータアーキテクチャ」(いわゆるRISC-V + LLVM本)は書籍執筆時の状況と出版時のツールチェインの状況がかなり変わってしまっており、各所で迷惑をかけてしまっています。 確実にLLVMビルド + シミュレーションを行うために、ツールチェインを含んだDockerイメージをリリースします。 github.com 大きく分けて4つのイメージを用意しています。 ubuntu_2204 Ubuntu 22.04の環境を使用し、新しいRISC-Vツールを使用したDocker環境です 本書で説明している実行コマンド列と大きく異なっている場所があります LLVMリポジトリはコンテナ内にダウンロード済みです(コンテナ容量削減のためビルドは行っていません) 最終的なバイナリのみ必要な方向けです ubuntu_2204_onlyenv Ubuntu 22.04の環境を使用し、新しいRIS

はじめに いつものように土曜日は、いろいろと考える日なのです。 今回は数日前に2時間ばかり 1on1 という言うか雑談をして、感じたことに関してです。 それは、コンピュータのことを学ぶにはどうすればいいのか？ 結果から言うと、「Xilinx社の ZynqUlltrascale+ MPSoC搭載のボード」に関して徹底的に学ぶということです。 コンピュータのことを学ぶ 皆さんは、 スマホ タブレット PC (ノートPC、デスクトップPC、Windowsマシン、Linuxマシン、Mac) などのコンピュータを使っていますね。そして、これらのコンピュータを使って、いろいろなこと(お仕事や趣味、娯楽)をしていますね。 それで、これらのコンピュータの中がどうなっているのかを知りたい、と思ってもなかなかわかりませんよね。 Google君に聞いたら、 国立情報学研究所の市民講座、「コンピュータ は どうや

以下の記事を試す 32. Linux on Zynq / Real-Time Video Processing https://sites.google.com/site/powellsshowcase/home/32linuxonzynqreal-timevideoprocessing 1. GitHubレポジトリをクローン git clone https://github.com/andrewandrepowell/zybo_petalinux_video_hls 2. ビットストリームを生成 Vivadoを起動し、zybo_petalinux_video_hls.xprを開く Automatically Upgrade IPを指定して、IPコアをアップグレードする。 PSのGPIOを使う必要があるので、ZYNQでMIO GPIOの設定を行う。 ZYNQブロックをダブルクリックし、MI

目的 Tang-Nano-4Kを購入した。 無印のTang-Nanoが出てから約２年、4Kは無印の後継機と言う事だろう。 値段を言うのは無粋だが、カメラ、USBケーブル付きで1980円也。 この機能で之は安いと思う。パソコンさえ有れば之だけでFPGA三昧できるぞ。 Tang-NanoよりもLUTは4608LUTと４倍、ＳＲＡＭは２．５倍に増量、 MCUとしてCortex-M3も組み込み、とどめに8MBのDRAMまで内蔵。 更にボード上に4MBのFlashを搭載し、HDMIのポート迄付けるとは。 ◆◆◆　これはフ〇ミコンミニを作れという信託ですか　◆◆◆ も、もちろんカートリッジを持っている範囲だよ。 経緯 ウェ～ブをなんとなく見ていたら、Tang-Nano-4Kのライセンスへの記述に目が行った。 GOWIN EDA Education版がライセンスファイル不要で使えることの検証 実はTan

みなさんこんにちは。このコースでは、Python で FPGA を手軽に利用できる PYNQ とその活用方法を紹介していきます。ゴールは、Jupyter Notebook の環境を使って Python から手軽に FPGA を利用できるようになることです。前回は、自分で設計したロジックを PYNQ 上で利用する開発手順を紹介しました。 最終回となる今回は、PYNQ を使って本格的なアプリケーションを実装するために必須の PS (プロセッサ)と PL(プログラマブルロジック) でのデータ共...

愛知工業大学の藤枝です。この度また ACRi ブログでの執筆の機会をいただきました。今回は、2020年第1クォーター (20Q1) で三好さんが執筆された、「PYNQ を使って Python で手軽に FPGA を活用」の内容を補完するコースとなります。 FPGA や Zynq での設計にそれなりに慣れた人であれば、上記のコースを読んだあと少しばかり試行錯誤をすれば、すぐに自分の設計した回路を PYNQ 上で動かせるかもしれません。ただ、FPGA 開発に関する初級～中級レベルのコースで、これまで私が担当してきた「シリアル通信で Hello, FPGA」、「IP の世界からこんにちは」、「AXI でプロセッサとつながる IP コアを作る」でステップアップしてきた方には、まだ少しばかり乗り越えるべき段差が大きいと感じられたため、このコースを企画しました。自作回路を PYNQ から使うためのいく

最初に 「ゼロからのOS自作入門」を実践するための、環境構築方法及びコマンドリストと実行結果のメモです。最短で実行したい方、うまく動かすことができない人用の記事となります。 書籍に関する感想は、以下ブログ記事に書いているので、書籍自体を買おうか迷っている人はこちらを参考にしてみてください。 本記事は「ゼロからのOS自作入門」を読んで、個人的にまとめたものとなります。内容に関して、もし問題や誤りがあった場合の文責は私にありますので、この記事に関しての疑問は私に問い合わせください。もちろん書籍自体の質問は、書籍のサポートに連絡ください。 この記事を読むと、書籍を読まなくてもOSを動かすことはできます。ただ、書籍を読みながら自分で理解したり改造したりしながら動かさないと何も身につかないと思うので、興味ある人は書籍を買いましょう。価格の何倍もの価値がある良書だと思います。 ゼロからのOS自作入門

はじめまして。 AVNET 仲見です。ここでは XILINX 社が Release している統合開発環境の Vitis という Tool の概要、構築するための Flow についてご紹介いたします。 XILINX 社の Tool はどんなものがあるの？まずはじめに、XILINX 社が現在 Release している Tool について Hardware、Software のそれぞれの開発では以下が用意されています。 Hardware 開発Vivado Design Suite-HLx Edition Vivado でRTL (Verilog/VHDL) およびIP Integrator、FPGA の回路の開発 Software 開発Vitis コア開発キット Embedded Application、Acceleration Application の開発 Vitis Acceleratio

皆さまこんにちは！TEPPE-AIです！ 前回の記事から少し時間がたちましたが、皆さまいかがお過ごしでしょうか。 誰も経験したことのないウィズコロナの世界。 明けない夜はない！を信じて一歩ずつ日常を取り戻していきましょう！ 今回は、Vitis™ AI ver1.2がリリースされましたので、最新情報をお伝えしたいと思います。 では、まいりましょう。 Vitis™ AI ver1.2リリース 2020年7月にVitis AI ver1.2がリリースされました。 GitHub内のSee What's Newをみると、アップデートとして Vitis AI Quantizer オープンソース化(学習済みモデルコンパイルツール) Vitis AI Profiler実装 PyTorch対応(Alveo™ アクセラレータ カードのみ) などなど、いろいろなアップデート内容が記載されていました。 その中でも

- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - ※お知らせ： 2021.11.11 この記事の内容をアップデートした新規ページを公開しました。最新情報は以下のリンクを参照ください。 インテル® の SoC FPGA - 半導体事業 - マクニカ (macnica.co.jp) この記事は削除予定となりますので、ブラウザのブックマークの差し替えをお願いします。 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -

はじめに ARM CPUと一体化されたFPGAでLinuxを動作させているときの話です。 デバイスツリー オーバーレイを使い、LinuxからFPGAをコンフィグレーションする方法について、Terasic DE10nanoというボードを使ってやってみた手順について書かせていただきます（Intel系FPGAを使った場合の記事もあまり見当たらなかったので）。 なお、この仕組みは、「デバイスツリー」、「デバイスツリーオーバーレイ」、「FPGA Subsystem」を使ったものになります。この記事を書くにあたり、それぞれについて調べた内容も書かせていただきました。よろしければこちらもご参照下さい(下記３つの内容はFPGAメーカ非依存の内容になるかと思います）。 資料１：デバイスツリーについて調べてみた 、 資料２：デバイスツリー Overlay について調べてみた 資料３：FPGA Subsyste