HDLã«ã‚ˆã‚‹FPGAè¨è¨ˆ
1. è«–ç†åˆæˆå‘ã‘ã®VerilogHDLã®æ›¸ãæ–¹ åˆæˆç³»ã¨æ¤œè¨¼ç³» デジタル回路ã®åŸºæœ¬å½¢ 組åˆã›å›žè·¯ã®RTL記述 FlipFlopã®RTL記述 Verilogã®è«–ç†å¼ã®æ›¸ãæ–¹ ムーアマシンã®RTL記述 記述例 - シリアルå—信回路 æ§‹é€ è¨˜è¿°ã«ã‚ˆã‚‹éšŽå±¤åŒ– 動作記述ã¨æ§‹é€ 記述 補足 - Verilogã¨VHDL 補足 - シミュレーション言語ã¨ã—ã¦ã®Verilog 2. VerilogHDLコーディングã®Tips 記述スタイル エッジ検出ã®æ›¸ãæ–¹ 内部信å·ã¯æ£è«–ç†ã«ã™ã‚‹ å°ã•ã„モジュールを作らãªã„ ä¸é–“çš„ãªwire変数ã¯ãªã‚‹ã¹ã作らãªã„ defineã§ãªãparameterを使ㆠparameterを乱用ã—ãªã„ シミュレーション用コードをRTL記述ã«åŸ‹ã‚è¾¼ã¾ãªã„ ビット演算・関係演算ã¯ãƒ“ット幅をãã‚ãˆã‚‹ã€ç®—術演算ã¯ãã‚ãˆãªãã¦ã„ã„ if( )ã®æ¡ä»¶å¼ã¯1ビットã«ã™ã‚‹ ファイルåã¯ãƒ¢ã‚¸ãƒ¥ãƒ¼ãƒ«åã«ä¸€
åˆã‚ã¦ã§ã‚‚使ãˆã‚‹Verilog HDL文法ガイド ―― 文法ガイド編
回路記述やテストベンãƒã§ã‚ˆã用ã„ã‚‹ã‚‚ã®ã«ã¤ã„ã¦ï¼ŒVerilog HDLã®æ–‡æ³•ã®è¦ç´„を示ã—ã¾ã™ï¼Žç°¡ç•¥åŒ–ã—ã¦è¡¨ç¾ã—ãŸã‚‚ã®ã‚‚ã‚ã‚Šã¾ã™ï¼Žã¾ãŸï¼Œçœç•¥ã§ãã‚‹é …ç›®ã«ã¯ï¼» ］を付ã‘ã¾ã—ãŸï¼Žã€€ï¼ˆç·¨é›†éƒ¨ï¼‰ 1.åŸºæœ¬é …ç›®1.1　è˜åˆ¥å◠通常ã®è˜åˆ¥å 英å—ã¾ãŸã¯ã‚¢ãƒ³ãƒ€ãƒ»ã‚¹ã‚³ã‚¢ï¼ˆ _ ）ã§å§‹ã¾ã‚‹æ–‡å—列．文å—列ä¸ã«ã¯ï¼Œè‹±å—，数å—，アンダ・スコア（ _ ），ドル記å·ï¼ˆ$）をå«ã‚€ã“ã¨ãŒã§ãる．大文å—ã¨å°æ–‡å—を区別ã™ã‚‹ï¼Žã€Šè¨˜è¿°ä¾‹ã€‹ æ£ã—ã„è˜åˆ¥å　cnt4，_reset，TEN$，INPUT （大文å—ãªã®ã§äºˆç´„語ã®inputã¨ã¯åŒºåˆ¥ã§ãる） 誤ã£ãŸè˜åˆ¥å　74LS00（先é ãŒæ•°å—），$test（先é ãŒ$），xor（予約語） ◠エスケープã•ã‚ŒãŸè˜åˆ¥å ãƒãƒƒã‚¯ãƒ»ã‚¹ãƒ©ãƒƒã‚·ãƒ¥ï¼ˆ \ ）ã§å§‹ã¾ã‚‹æ–‡å—列（日本語環境ã§ã¯ï¿¥ã§å§‹ã¾ã‚‹æ–‡å—列）．任æ„ã®å°å—å¯èƒ½ãªASCIIæ–‡å—ã‚’å«ã‚€ã“ã¨ãŒã§ãる．ホワイト・スペース（スペース，タブ，改行）ãŒè˜
åˆã‚ã¦ã§ã‚‚使ãˆã‚‹Verilog HDL文法ガイド ―― 記述スタイル編
ã“ã“ã§ã¯ï¼ŒVerilog HDLã®æ–‡æ³•ã«ã¤ã„ã¦ãŠã•ã‚‰ã„ã™ã‚‹ï¼ŽVerilog HDL 2001ã§ã¯ï¼Œãã‚Œã¾ã§æ–‡æ³•çš„ã«ã‚ã„ã¾ã„ã¨ã•ã‚Œã¦ããŸéƒ¨åˆ†ãªã©ãŒä¿®æ£ã•ã‚Œã¦ã„る．記述スタイルã«ã¤ã„ã¦Verilog HDL 2001ã§æ”¹å®šã•ã‚ŒãŸéƒ¨åˆ†ã‚’説明ã™ã‚‹ï¼Ž （編集部） Verilog HDLã¯ï¼Œ1995å¹´ã«IEEE 1364ã¨ã—ã¦æ¨™æº–化ã•ã‚Œã¾ã—ãŸãŒï¼Œãã®å¾Œã•ã¾ã–ã¾ãªä¿®æ£ã¨æ‹¡å¼µãŒè¡Œã‚れ，2001å¹´ã«IEEE 1364-2001ã¨ã—ã¦æ–°ã—ã„標準ã«ãªã‚Šã¾ã—ãŸï¼Žæ—¢å˜ã®æ©Ÿèƒ½ã‚‚ãã®ã¾ã¾ä½¿ãˆã‚‹ã‚ˆã†ã«ï¼Œä»•æ§˜è¿½åŠ ã®å½¢ã§æ”¹è¨‚ã•ã‚Œã¦ã„ã¾ã™ï¼Ž ãã“ã§ï¼Œæ–°ãŸã«HDLè¨è¨ˆã‚’始ã‚ã‚‹æ–¹ã§ã‚‚ã‚ã‹ã‚‹ã‚ˆã†ã«ï¼ŒVerilog HDL 2001ã®æ–‡æ³•ã‚’「記述スタイル編ã€ã¨ã€Œæ–‡æ³•ã‚¬ã‚¤ãƒ‰ç·¨ã€ã«åˆ†ã‘ã¦è§£èª¬ã—ã¾ã™ï¼ŽãªãŠï¼Œè¨˜è¿°ã‚¹ã‚¿ã‚¤ãƒ«ç·¨ã§ã¯ï¼Œæ–°æ—§ä¸¡æ–¹ã®ã‚¹ã‚¿ã‚¤ãƒ«ãŒå¯èƒ½ãªå ´åˆã«ã¯ä½µè¨˜ã›ãšï¼Œæ–°ã‚¹ã‚¿ã‚¤ãƒ«ã®ã¿ã‚’紹介ã—ã¦ã„ã¾ã™ï¼Žæ–‡æ³•ã‚¬ã‚¤ãƒ‰ç·¨ã§ã¯ä¸¡æ–¹ã‚’併記ã—ã¦ã„ã¾ã™ï¼Ž
1
ãŠçŸ¥ã‚‰ã›
障害
ランã‚ング
リリースã€éšœå®³æƒ…å ±ãªã©ã®ã‚µãƒ¼ãƒ“スã®ãŠçŸ¥ã‚‰ã›
最新ã®äººæ°—エントリーã®é…ä¿¡
j次ã®ãƒ–ックマーク
kå‰ã®ãƒ–ックマーク
lã‚ã¨ã§èªã‚€
eコメント一覧を開ã
oページを開ã
Loading...
Verilog-HDL入門
{{#tags}}- {{label}}
{{/tags}}