はじめに 先般 MN-Ccore Challenge なるものが開催され、私もスキマ時間に気分転換的にちょこちょこ挑戦していたのですが(本業関係者への言い訳)、とても面白いアーキテクチャだなと思いました(順位はまあその力及ばず微妙な感じでしたが)。 普段 FPGAプログラミングが多い私ですが、いろいろ新しい観点で脳に刺激を頂きました。 今更私なんかが考察する余地もない気はしますが、折角なのでプログラミングではなく、プロセッサアーキの方を少しだけ感想程度に記録しておければと思います。 いろいろ資料も公式に公開されていますし、コンテストも終わったようなので(実は終了日を勘違いしていました)、安心してあれこれと自分用の勉強の教材にして楽しませて頂きたいなと思います。 なお、ほんとに素人考察なので、あんまりマサカリは投げないでおいてあげてください(言い訳)。 どんな構成なのか 最初に「ソフトウェア

Alder Lake以降のIntel CPUでは、P-coreとE-coreの2種類のコアが搭載されている。 P-coreは性能重視、E-coreは省電力重視という位置づけで、OSがうまくこれらのコアを使い分けることで、消費電力と性能の両立が図られている。 ここまでの話は広く知られているが、実際にどのようにしてOSに対してコアの使い分けをさせているのかの実装レベルでの解説は (少なくとも日本語では) ほぼ存在しないようなので調べてみた。 OSから見たP-coreとE-core OSの役割の一つとしてプロセススケジューリングがあり、どのプロセスをいつどれぐらいの期間どのCPUコアで実行するかを決める。OSができるだけ効率よくプロセスをスケジューリングするためには、CPUコアの性能や消費電力の違いを考慮したスケジューリングが必要になる。そこで、Intel CPUではOSに対して次の2つの情報を

プログラマーのためのCPU入門 ― CPUは如何にしてソフトウェアを高速に実行するか 読みました。 ざっくり内容を説明すると、プログラムを速く動かすためにはCPUのパイプラインの密度を高める必要があり、密度を高めるテクニックとそれを台無ししてしまう現象について1冊使っています。 現行の複雑怪奇なCPUで時にバグとしか思えないような奇妙な動作を再現させるのは本当すごいです。 プログラマーのためのCPU入門 ― CPUは如何にしてソフトウェアを高速に実行するかwww.lambdanote.com 後半に知らないことがいっぱい書いてあって、パタヘネ読んでCPU完全理解した！みたいな人が現実を知るのに良い本です。 知らないことも多く、知っていることでも過去の知識のアップデートになりました。 以前に紹介した［試して理解］Linuxのしくみに雰囲気にてますね。 同じ時期に、OSから見た低レイヤー、CP

最近Intelからかなり控えめな発表があった。「2023年のモバイル製品ラインアップからPentium/Celeronの両ブランドが廃止される」というものである。 デスクトップのブランドはどうなるかということには言及がないが、Intelは来年初めから大きなブランドキャンペーンを計画していて、その準備段階とも考えられる。30年間近くIntelの代表的なプロセッサーブランドとして多くの人に知られたブランドが姿を消すのはオールドファンとしては多少寂しい気がする。Pentiumが登場した1990年代、競合AMDに勤務していた私としてはのこの両ブランドについてはいろいろな思い出がある。 マイクロプロセッサーとして高いブランド力を誇ったPentium Pentiumが動作周波数60/66MHzで市場に登場したのは1993年である。それまでIntelは80286をはじめとして、80386、80486と世

ゲームボーイエミュレーター、ゲームボーイアドバンスエミュレーターに続いて、Rustでファミコンエミュレーター"Sabicom"とスーパーファミコンエミュレーター"Super Sabicom"を書きました。 名前にRustっぽさを出してみました。 前回作ったマルチエミュレーターMERUのコアとして実装したので、ステートセーブや巻き戻しなどの機能も使えます。MERUの対応コアはこれで4つになりました。 こちらからWindowsとLinuxのプリコンパイルバイナリがダウンロードできるようになっています。 他のプラットフォームおよびソースコードからコンパイルする場合は ファミコンとスーパーファミコンどちらも一通り本体の機能は実装してあるつもりです。スーパーファミコンは割と細かいところまでちゃんと動くようにしてあるはずなので、動かなかったり表示がおかしかったりするソフトがあればバグですので、ぜひご報

一通りちゃんと実装したので、大抵はちゃんと動いてくれるはずです。動かなかったり、画面がおかしかったり、音がおかしかったりしたらバグなので、ご報告いただけるとうれしいです。 エミュレーションコアが2つになったので、せっかくなのでエミュレーションコアのインターフェースを抽象化して、マルチエミュレーターにしました。 リリースページ からコンパイル済みバイナリをダウンロードできます。 マルチエミュレーター エミュレーターを作るうえで割と面倒でバカにならないのがフロントエンドUIの作成です。GUIアプリを作るのはそもそも結構大変で、ましてや昨今のアプリケーションはPCだけでなくスマホやWebといったタイプの異なる複数のプラットフォームで動かしたいというモチベーションがあります。特定プラットフォームにべったりで何となく動くように書けばいいやというのと比べると、取れる選択肢も限られてかなり面倒になってき

半導体企業のTachyumが、CPU・GPU・TPUの機能を単一のアーキテクチャに統合したチップ「Prodigy」を発表しました。ProdigyのCPUスペックは最大128コア、動作周波数は5.7GHz、16チャネルDDR5メモリ、TDPは950Wとなっており、テクノロジーメディアのWccftechは「非常識なスペック」と評しています。 Tachyum's Prodigy CPU Specs Unveiled: 5nm Universal Processors With Up To 128 Cores, 5.7 GHz Clocks, 16-Channel DDR5-7200 Memory Support & 950W TDP https://wccftech.com/tachyums-prodigy-cpu-specs-unveiled-5nm-universal-processors-

オープンソースで開発される命令セットアーキテクチャのRISC-Vは、半導体業界に大きな風穴を開ける新技術として期待されています。そのRISC-Vで設計されたCPUを搭載したポータブルコンピューターの「DevTerm R-01」が登場しました。 DevTerm Kit R-01 | ClockworkPi https://www.clockworkpi.com/product-page/devterm-kit-r01 The first RISC-V portable computer is now available https://lunduke.substack.com/p/the-first-risc-v-portable-computer 世界中のPCに使われているCPUのほとんどはIntelのx86という命令セットアーキテクチャ(ISA)、スマートフォンなどに使われているCPUや

RISC-Vを取り巻く環境が大きく変化した1週間：「x86、Armに並ぶ存在」とIntelも認める（1/2 ページ） 2022年2月7日の週はRISC-Vエコシステムにとって、非常に重要な1週間だったといえる。一連の発表により、オープンソースの命令セットアーキテクチャ（ISA）の注目度が高まったのだ。以下に詳しく取り上げていきたい。 2022年2月7日の週はRISC-Vエコシステムにとって、非常に重要な1週間だったといえる。一連の発表により、オープンソースの命令セットアーキテクチャ（ISA）の注目度が高まったのだ。以下に詳しく取り上げていきたい。 IntelのRISC-V International加盟 Intelは2022年2月7日（米国時間）、RISC-V Internationalにプレミア（Premier）会員として加盟することを発表した。同社のファウンドリー事業部門「IFS（In

NVIDIAによる買収、失敗すればArmは業績低迷か：両社が英国・競争市場庁に反論（1/2 ページ） 英国政府当局が現在進めている、NVIDIAのArm買収に関する調査の一環として発表した文書によると、もしNVIDIAによる買収提案が失敗に終わった場合、Armはスタンドアロン企業として成長していく上で、重大な障壁に直面することになるという。 英国政府当局が現在進めている、NVIDIAのArm買収に関する調査の一環として発表した文書によると、もしNVIDIAによる買収提案が失敗に終わった場合、Armはスタンドアロン企業として成長していく上で、重大な障壁に直面することになるという。 29ページに及ぶこの文書は、英国政府が2021年11月に英国の競争市場庁（CMA：Competition and Markets Authority）にさらなる調査の実施を指示したことに対し、Arm／NVIDIAが

VectrexのCPUをRaspberry Piに置き換えてしまう「PiTrex」 米General Consumer Electronics（GCE）社が1982年に発売したVectrexは、9インチの白黒CRTを縦方向に搭載した家庭用ゲーム機。テレビに接続しなくても比較的大きな画面でゲームを楽しめることから人気を集め、日本でも1983年にバンダイから“コンピュータビジョン 光速船”という製品名で発売されました。Vectrex／光速船ともに、発売から約40年が経った今でもマニアの間で非常に人気のあるマシンですが、その大きな理由としては、ベクタースキャン方式の映像が挙げられます。ベクタースキャンはテレビなどで採用されているラスタースキャンとは異なり、電子ビームを動かして直接図形を描画する方式で、高精細で高コントラスト、かつなめらかな映像が特徴。その独特の映像は、Vectrexの北米発売と同

"Locality is efficiency, Efficiency is power, Power is performance, Performance is King", Bill Dally マルチスレッディングとは？ CPUとGPUのマルチスレッディングの違いをブログにまとめていたけど例によって誰も興味なさそう— arutema47 (@arutema47) 2021年8月16日 つぶやいたら読みたい方が多そうだったので完成させました。 マルチスレッディングとはメモリ遅延を隠蔽しスループットを上げるハードウェアのテクニックです。 ただCPUとGPUで使われ方がかなり異なるため、その違いについて考えてみる記事です。 （SIMDについて並列プログラミングの観点から触れるべきでしたが、時間無いマルチスレッディングに注目するため初版では省きました。） 本記事について 本記事はCPUとG

「MIPS」と聞いて、懐かしいと感じる人はもはや少数派かもしれない。「MIPS」は一時、Microsoftが担いで、Intelのx86対抗としたプロセッサだ。既に前線から消えて久しく、「MIPSって何？」という人も多いと思う。そのMIPS（会社の方）が、Chapter 11を申請し、投資会社の元で「RISC-V」を担いで再生するという。その背景を考えてみた。 2021年3月初め、あまりにも失礼な話なのだが「とっくの昔に忘れていた」名前を思い出させるニュースを目にした。MIPS Technologies（正確に言えば、子会社のMIPSとその親会社のWave Computing）の復活のニュースである。 端的にいえば、この会社がChapter 11(連邦破産法第11条）を申請したのが2020年4月28日のことであり、Chapter 11から脱したのが2021年3月1日である（PRNewswir

Arm入門勉強会とは、macOSがArmに移行したこの機にArmアーキテクチャでのプログラミングについて入門するソフトウェアエンジニアのための会です。今回主催の@nullpo_head 氏が、Armの仮想化支援機構について、その仕組みから深く説明します。前半は「現代のハードウェア仮想化支援機構」について。全２回。 ハードウェア仮想化支援とは何か 佐伯 学哉氏：入門セッション3つ目は『Armの仮想化支援機構』についての入門セッションです。どうぞよろしくお願いします。 本発表のスタートとゴールです。VMwareとかQemuとか使ったことあるけど仮想マシンの仕組みなんも知らんというところがまずスタートになっています。 1個目のゴールは、最近のVMのざっくりした仕組みとハードウェア仮想化支援とは何かということがわかること。そしてその話のあとに実際にArmの仮想化支援機構の概要を説明し、Armの仮想

アーキテクチャと実装混ざってるけど 命令dispが32bit届く immも32bit入ることが多い メモリが順序守る(何回も書くが、メモリ順序が緩いことによって得られたCPU時間より失なった人間時間のほうが絶対多いから) ファームウェアがBIOSとUEFIの二種類しかない (ボードごとにカーネルにディレクトリ作るのやめろARM) 周辺デバイスがPCIに統一されててキャッシュの問題が起こりづらい(もうdma_alloc_coherentの挙動調べるの飽きた) キャッシュがソフト的に見れば一階層 (L2の挙動が定義されてないARMとかいう無名CPU) 除算とFPUが付いてる ABIがWin除けば32bitと64bitとx32の3種類しかない。 PCIe がキャッシュスヌープ付けてフルスピード近く出る lock cmpxchg が遅くない *fence が遅くない こういう問題で別のアーキがx8

Apple M1についての面白い記事を見かけて、久しぶりにメモリモデル屋(?)の血が騒いだのでブログを書く。 note.com 強いメモリモデル 現代のCPUアーキテクチャでは、x86(64bit, 32bitどちらも)が「強いメモリモデル」を採用しており、それ以外のメジャーなCPUが「弱いメモリモデル」を採用している。この「強いメモリモデル」「弱いメモリモデル」について、まずおさらいしておこう。 以下のように、2つの変数a, bに対して異なるCPUコアが同時にアクセスしたとする。 int a = 0; int b = 0; CPU1: a = 1; b = 1; CPU2: int r1 = b; int r2 = a; (上記はC言語に似た疑似コードを用いているが、実際は機械語命令になっていると考えてほしい。つまり、CPU1は変数a, bの示すメモリアドレスに対するストア命令を実行して