障壁電圧の英語

光照射に適合した、少なくとも１つの電位障壁、又は表面障壁を持つ半導体デバイスの製造または処理に関し、高い絶縁破壊電圧と、大電流で低いキヤリア密度を有するデバイスの製造方法を提供する。例文帳に追加

To manufacture and process semiconductor devices with at least one potential-jump barrier or surface barrier adapted to light emission, and provide a method of manufacturing devices having a high breakdown voltage and a high current but low carrier density. - 特許庁

電荷障壁層の厚さに敏感でなく、電荷障壁層の絶縁膜に欠陥を誘起することなく、低電圧で書き込み読み出しができ、高価な材料を用いる必要がなく、将来の大容量メモリの製造コストを格段に引き下げることができる記憶素子を実現する。例文帳に追加

To provide a memory device which is not sensitive to the thickness of a charge barrier layer and never induces defects in an insulation film of the charge barrier layer and can write/read at a low voltage and never requires an expensive material and can remarkably reduce the manufacturing cost of a future large-capacity memory. - 特許庁

セルウェル電圧Ｖｓｕｂ、ゲート電圧Ｖｇ、ソース電圧Ｖｓ、ドレイン電圧Ｖｄの関係をＶｓｕｂ≧Ｖｇ＞Ｖｓ＞Ｖｄとし、Ｖｇ−Ｖｄがバント間トンネル電流の発生電位差以上となり、且つ、Ｖｓｕｂ−Ｖｄがトンネル絶縁膜の障壁電位と比べてほぼ同等以上となるようにする。例文帳に追加

Following relation is set among cell well voltage Vsub, gate voltage Vg, source voltage Vs, and drain voltage Vd; Vsub≥Vg>Vs>Vd, so that Vg-Vd becomes larger than a potential difference generated by the tunnel current between bands, and Vsub-Vd becomes equal to or larger than the barrier potential of a tunnel insulating film. - 特許庁

正電圧が制御ゲートへ印加された場合（ＦＩＧ．２ｃ．）は、障壁が、印加された電圧によって除去されることにより、負電荷の高速で、かつ、非破壊の除去（または、等価的には正電荷の蓄積）を可能にする。例文帳に追加

In the case of a positive voltage being applied to the control gate (FIG. 2c), the barrier is removed by the applied voltage, and thereby allowing fast and nondestructive removal of negative charges (or equivalently, deposition of positive charges). - 特許庁

これにより、基準電圧VrefをHBTの障壁電圧の２倍未満まで低下させても、低温から高温までほぼ一定のアイドル電流を保ちながら、所望の増幅動作を可能とすることができる。例文帳に追加

Thus, even if the reference voltage Vref is decreased to less than twice the barrier voltage of the HBTs employed in the bias circuit, the power amplifier can attain desired amplification operations, while keeping the idle current nearly constant, from low up to high temperatures. - 特許庁

こうして、サーフェスシールド層１７による電位障壁の形成を抑えて、フォトダイオード層１６内に蓄積された電荷を読み出しやすくすることで、読み出し電圧の低電圧化を可能にする構成となっている。例文帳に追加

Through these procedures, the formation of potential barrier by the surface shield layer 17 is suppressed for facilitating reading of the charge accumulated in the photodiode layer 16, thereby enabling the read out voltage to be lowered. - 特許庁

１つの実施の形態では、デュアルゲート半導体装置は、上に第１のゲート誘電体が形成されており、該第１のゲート誘電体の上に窒素および酸素を含む拡散障壁層が形成されている低電圧領域と、第１のゲート誘電体より厚い厚さを有する第２のゲート誘電体が上に形成されており、前記拡散障壁層が無い高電圧領域と、を含む。例文帳に追加

In a form of embodiment, the dual-gate semiconductor device contains a low-voltage region where a first gate dielectric are formed thereon and a diffusion barrier layer containing nitrogen and oxygen is formed on the first gate dielectric, and a high-voltage region where a second gate dielectric having a thickness thicker than that of the first gate dielectric is formed thereon and the diffusion barrier layer does not exist. - 特許庁

また、表面に形成したショットキー障壁の状態を検査する半導体表面に光を照射し、光電圧を測定することでその表面状態を評価する。例文帳に追加

Furthermore, the surface of the semiconductor is irradiated with light to inspect the state of the Schottky barrier formed on the surface and an optical voltage is measured to evaluate the surface state. - 特許庁