RISC-V 拡張命令ã®å‘½åãƒãƒªã‚·ã«ã¤ã„㦠- FPGA開発日記RISC-Vã®ä»•æ§˜æ›¸27ç« ã«ã‚る「ISA Extension Naming Convensationsã€ãŒé¢ç™½ã‹ã£ãŸã®ã§çºã‚ã¦ã¿ã‚‹ã€‚ RISC-Vã®å‘½åæ–‡å—列(ã¤ã¾ã‚Šã€RV64IMAFDCã‚„RV32IMCãªã©)ã¯ã€å¤§æ–‡å—å°æ–‡å—を区別ã—ãªã„。 標準拡張ã€ã¤ã¾ã‚Šä»¥ä¸‹ã®æ‹¡å¼µå‘½ä»¤ã«ã¯è¡¨è¨˜ã®é †åºãŒã‚る。以下ã®è¡¨ã«ãŠã„ã¦ã€ä¸Šã‹ã‚‰ä¸‹ã«æ–‡å—列を並ã¹ã‚‹å¿…è¦ãŒã‚る。ã¤ã¾ã‚Šã€"RV64IMACV"ã¯æœ‰åŠ¹ã ãŒ"RV64IMAVC"ã¯ç„¡åŠ¹ã¨ãªã‚‹ã€‚ 拡張命令ã«ã¯ãƒãƒ¼ã‚¸ãƒ§ãƒ³ç•ªå·ã‚’付ã‘ã‚‹ã“ã¨ãŒã§ãる。実ã¯RISC-Vãƒãƒ¼ã‚¸ãƒ§ãƒ³1.0ã§ã¯ã€æ£å¼ãªå称をã€ä»¥ä¸‹ã®ã‚ˆã†ã«è¡¨è¨˜ã™ã‚‹ã€‚ RV64I1p0M1p0A1p0F1p0D1p0 アルファベットã®æ¬¡ã«ãƒ¡ã‚¸ãƒ£ãƒ¼ãƒãƒ¼ã‚¸ãƒ§ãƒ³ã€pã®æ¬¡ã«ãƒžã‚¤ãƒŠãƒ¼ãƒãƒ¼ã‚¸ãƒ§ãƒ³ã‚’示ã™ã€‚メジャーãƒãƒ¼ã‚¸ãƒ§ãƒ³ã‚’変更ã›ãšã«ãƒžã‚¤ãƒŠãƒ¼ãƒãƒ¼ã‚¸ãƒ§ãƒ³ã®ã¿ã‚’変更ã—ãŸå ´åˆã€å¾Œæ–¹äº’æ›æ€§ã‚’ç¶æŒã™ã‚‹å¿…è¦ãŒã‚る。 アンダースコアを使ã£ã¦å¯
{{#tags}}- {{label}}
{{/tags}}