J1a SwapForth built with IceStorm
J1a SwapForth built with IceStorm Project IceStorm aims to reverse engineer some Lattice FPGAs, and provides a working tool chain for synthesizing designs and downloading them into the hardware. The J1a CPU is a minimal 16-bit Verilog CPU, fits easily on the Lattice HX20-1K on the Lattice iCEstick evaluation board. After some help from the people at project IceStorm, it is now buildable using the
第1回FPGAスタートアップセミナーã§ã€Œå®Œå…¨ã‚ªãƒ¼ãƒ—ンソースHDLåˆæˆã¨Forthマシン実装ã€ã¨ã„ã†LTã‚’ã—ãŸè©±
第1回FPGAスタートアップセミナーã§ã€FPGAã‚‚Verilogã‚‚ã¾ã£ãŸãã‚ã‹ã‚‰ãªã„ã®ã«LTã—ã¦ã—ゃã¹ã£ã¦ãã¾ã—ãŸã€‚ãªã‚“ã§ã‚½ãƒ•ãƒˆå±‹ãŒFPGAãƒã‚¿ã§LTã—ãŸã®ã§ã—ょã†ï¼Ÿãã“ã«ã¯ç†±ã„æ€ã„ãŒã‚ã‚‹ã‹ã‚‰ã§ã™ï¼ ã¨ã“ã‚ãŒæ®‹å¿µãªã“ã¨ã«æº–å‚™ãŒé–“ã«åˆã‚ãªãã¦ã‚¹ãƒ©ã‚¤ãƒ‰ã‚’作らãšã«Webページã¨å‹•ç”»è¦‹ã‚‹ã ã‘ã§LTã—ã¦ãã¡ã‚ƒã„ã¾ã—ãŸã€‚ã“ã‚Œã ã¨ã‚»ãƒŸãƒŠãƒ¼ã«å‚åŠ ã—ã¦ã„ãªã‹ã£ãŸæ–¹ã«ã¯ã¾ã£ãŸãä¼ã‚らãªã„ã®ã§ã€ã©ã‚“ãªè©±ã‚’ã—ãŸã®ã‹æ›¸ã“ã†ã¨æ€ã„ã¾ã™ã€‚ ã¾ãšã¯ä»¥ä¸‹ã®å‹•ç”»ã‚’見ã¦ãã ã•ã„。 謎技術ï¼ã—ょã¼ã„latticeã®FPGAã§ã‚ã‚‹iCE40ã¨ã„ã†çŸ³ã®ä¸Šã§Forth言語マシンãŒå‹•ä½œã—ã¦Linuxã‹ã‚‰ã‚·ãƒªã‚¢ãƒ«ã§ç¹‹ã„ã 上ã§Forth言語ã®REPLãŒå‹•ã„ã¦ãƒ—ãƒã‚°ãƒ©ãƒŸãƒ³ã‚°ã§ãã¡ã‚ƒã£ã¦ã¾ã™ã€‚ã—ã‹ã‚‚ソフトウェアã«ã‚ˆã‚‹ã‚¤ãƒ³ã‚¿ãƒ¼ãƒ—リタã˜ã‚ƒãªã„è¨¼æ‹ ã«ã€å‹•ç”»ã®æœ€å¾Œã«ã¯ã€ã‚·ãƒªã‚¢ãƒ«ã‚³ãƒ³ã‚½ãƒ¼ãƒ«ã‹ã‚‰æ‰“ã¡è¾¼ã‚“ã スクリプトãŒãƒ¡ã‚¬ãƒ˜ãƒ«ãƒ„オーダーã®ç¶ºéº—ãªçŸ©å½¢æ³¢ã‚’æã‘ã‚‹
iCE40 Ultraブレークアウトボードã®ä½¿ã„æ–¹ | Meta Meta Lab.
下記ã®é–‹ç™ºã‚ット(break out board)ã®ä½¿ç”¨ä¸Šã®æ³¨æ„点ã«ã¤ã„ã¦ã®å€‹äººçš„ãªãƒ¡ãƒ¢ã€‚MMLçš„ã«ã€èª°ã‹ã®å½¹ã«ç«‹ã¤ã‹ã‚‚ã—ã‚Œãªã„ã®ã§å…¬é–‹ã—ã¦ã‚‹ã‘ã©ã€æ³•çš„ãªç†ç”±ã‚‚
Latticeã€ã‚¦ã‚§ã‚¢ãƒ©ãƒ–ル機器å‘ã‘FPGAã¨ã—ã¦ã€ŒiCE40 Ultraã€ã®çœé›»åŠ›ç‰ˆã‚’発表
Lattice Semiconductorã¯2月3æ—¥(米国時間)ã«ã€ã‚¦ã‚§ã‚¢ãƒ©ãƒ–ル機器ãªã©ã‚’ターゲットã«ã—ãŸFPGAã¨ã—ã¦ã€ŒiCE40 Ultraシリーズã€ã®çœé›»åŠ›ç‰ˆã€ŒiCE40 Ultra Liteã€ã‚’発表ã—ãŸã€‚ åŒç¤¾ã¯æ˜¨å¹´7月ã«ã€ãƒ¢ãƒã‚¤ãƒ«ã‚³ãƒ³ã‚·ãƒ¥ãƒ¼ãƒžæ©Ÿå™¨å‘ã‘ã®FPGAã¨ã—ã¦iCE40 Ultraファミリーを発表ã—ã¦ã„ã‚‹ãŒã€ä»Šå›žç™ºè¡¨ã«ãªã£ãŸiCE40 Ultra Liteファミリーã¯ãã®å°è¦æ¨¡ãƒ»çœé›»åŠ›ç‰ˆã¨ã„ã†ä½ç½®ã¥ã‘ã«ãªã‚‹ã€‚ターゲットã¨ãªã‚‹ã®ã¯ã€å¾“æ¥ã®iCE40 UltraファミリーãŒã‚¿ãƒ¼ã‚²ãƒƒãƒˆã¨ã—ã¦ã„ãŸå°åž‹ãƒ»çœé›»åŠ›æ©Ÿå™¨ã«åŠ ãˆã¦ã€æœ€è¿‘急速ã«ç››ã‚Šä¸ŠãŒã‚Šã¤ã¤ã‚るウェアラブル機器も視野ã«å…¥ã‚Œã¦ã„ã‚‹(Photo01)。 Photo01:ã“ã®ã‚¦ã‚§ã‚¢ãƒ©ãƒ–ルã«é–¢ã—ã¦ã¯ã€Œæ˜¨å¹´ã®iCE40 Ultraファミリーã®ç™ºè¡¨ã®æ™‚ã«ã¯ã“ã“ã¾ã§æ€¥é€Ÿã«ä¼¸ã³ã‚‹äº‹ã¯äºˆæƒ³ã§ããªã‹ã£ãŸã€(ラティスセミコンダクターåˆåŒä¼šç¤¾ç¤¾é•·ã®å‰
1
リリースã€éšœå®³æƒ…å ±ãªã©ã®ã‚µãƒ¼ãƒ“スã®ãŠçŸ¥ã‚‰ã›
最新ã®äººæ°—エントリーã®é…ä¿¡
j次ã®ãƒ–ックマーク
kå‰ã®ãƒ–ックマーク
lã‚ã¨ã§èªã‚€
eコメント一覧を開ã
oページを開ã
FPGA tutorial – VGA video generation with iCE40HX1K-EVB + iCE40-IO in Verilog
Folknology Labs
Running ZPU Softcore on Lattice ICE40
{{#tags}}- {{label}}
{{/tags}}