ユメã®ãƒã‚«ãƒ©: メモリアクセスã¯é…ã„多ãã®ãƒ—ãƒã‚°ãƒ©ãƒžã«ã¨ã£ã¦ãƒ¡ãƒ¢ãƒªã‚¢ã‚¯ã‚»ã‚¹ã®é€Ÿåº¦ã‚’æ°—ã—ãªã‘ã‚Œã°ãªã‚‰ãªã„状æ³ã¨ã„ã†ã®ã¯ã‚ã£ãŸã«ç„¡ã„ãŒã€OSã€ãƒ©ã‚¤ãƒ–ラリã€ã‚³ãƒ³ãƒ‘イラã€RDBMSãªã©ã®å®Ÿè£…ã‚’ã™ã‚‹æ™‚ã«ã¯æ„è˜ã‚’ã—ãªã‘ã‚Œã°ãªã‚‰ãªã„å ´åˆãŒã‚る。 IA-32 Intel Architecture Optimization Reference Manual (order number 248966) ã‚’ã²ã‚‚ã¨ãã¨6ç« ã«Optimizing Cache Usageã¨ã„ã†ã®ãŒã‚る。 マイクãƒãƒ™ãƒ³ãƒžãƒ¼ã‚¯ã®å®šç•ª lmbench http://www.bitmover.com/lmbench/ ã§ã¯ã€ä¸€æ¬¡ã‚ャッシュ(L1)や二次ã‚ャッシュ(L2)を測定ã—ã¦ãれる。例ãˆã°ã€ã‚ãŸã—ãŒåˆ©ç”¨ã—ã¦ã„るノートã ã¨ã€L1ãŒ1.776nsã§L2ãŒ5.3490nsã€ãƒ¡ã‚¤ãƒ³ãƒ¡ãƒ¢ãƒªã‚¢ã‚¯ã‚»ã‚¹ãŒ139.4nsã§ã‚る。 Memory latencies in nanosecond
DBサーãƒå‘ã‘Linuxãƒãƒ¥ãƒ¼ãƒ‹ãƒ³ã‚°ã‚’考ãˆã‚‹ 〜 メモリオーãƒãƒ¼ã‚³ãƒŸãƒƒãƒˆç·¨ : DSAS開発者ã®éƒ¨å±‹
{{#tags}}- {{label}}
{{/tags}}