HDLã«ã‚ˆã‚‹FPGAè¨è¨ˆ1. è«–ç†åˆæˆå‘ã‘ã®VerilogHDLã®æ›¸ãæ–¹ åˆæˆç³»ã¨æ¤œè¨¼ç³» デジタル回路ã®åŸºæœ¬å½¢ 組åˆã›å›žè·¯ã®RTL記述 FlipFlopã®RTL記述 Verilogã®è«–ç†å¼ã®æ›¸ãæ–¹ ムーアマシンã®RTL記述 記述例 - シリアルå—信回路 æ§‹é€ è¨˜è¿°ã«ã‚ˆã‚‹éšŽå±¤åŒ– 動作記述ã¨æ§‹é€ 記述 補足 - Verilogã¨VHDL 補足 - シミュレーション言語ã¨ã—ã¦ã®Verilog 2. VerilogHDLコーディングã®Tips 記述スタイル エッジ検出ã®æ›¸ãæ–¹ 内部信å·ã¯æ£è«–ç†ã«ã™ã‚‹ å°ã•ã„モジュールを作らãªã„ ä¸é–“çš„ãªwire変数ã¯ãªã‚‹ã¹ã作らãªã„ defineã§ãªãparameterを使ㆠparameterを乱用ã—ãªã„ シミュレーション用コードをRTL記述ã«åŸ‹ã‚è¾¼ã¾ãªã„ ビット演算・関係演算ã¯ãƒ“ット幅をãã‚ãˆã‚‹ã€ç®—術演算ã¯ãã‚ãˆãªãã¦ã„ã„ if( )ã®æ¡ä»¶å¼ã¯1ビットã«ã™ã‚‹ ファイルåã¯ãƒ¢ã‚¸ãƒ¥ãƒ¼ãƒ«åã«ä¸€
ãƒãƒ¼ãƒ‰ç´ 人ãŒ32bit CPUã‚’FPGAã§è‡ªä½œã—ã¦å‹•ã‹ã™ã¾ã§èªã‚“ã 本ã®ã¾ã¨ã‚ - スティルãƒã‚¦ã‚¹ã®æ›¸åº«ã®æ›¸åº«
{{#tags}}- {{label}}
{{/tags}}