周波数シンセサイザ
(PLLシンセサイザ から転送)
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2023/04/05 00:36 UTC 版)
周波数シンセサイザ（しゅうはすうシンセサイザ）とは、電子的な高調波合成を用いた無線通信機の発振回路のこと。単にシンセサイザとも呼ぶが、ほとんどすべてが位相同期回路（フェーズロックドループ、PLL）方式で実現しており、PLLシンセサイザと呼ばれる。
- ^ Howard, Andy. “スプリアスのない任意の周波数分解能を得るためのシグマ・デルタ型変調器を使用したPLLのシミュレーションApplication Note”. アジレント・テクノロジー. pp. 2,7. 2015年1月1日閲覧。
[続きの解説]
「周波数シンセサイザ」の続きの解説一覧
- 1 周波数シンセサイザとは
- 2 周波数シンセサイザの概要
- 3 PLLシンセサイザ
- 4 DDSシンセサイザ
PLLシンセサイザ
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2018/10/08 06:54 UTC 版)
「周波数シンセサイザ」の記事における「PLLシンセサイザ」の解説
現代の周波数シンセサイザのほとんどは、フェーズロックループ（PLL）方式である。PLLシンセサイザあるいは、単にPLLと略して呼ばれることが多い。ラジオやテレビのチューナー、携帯電話機、コードレス電話機等、電波を扱う装置のほとんどの局部発振器として広く用いられている。この技術がなければ、今日の携帯電話は実現できていないと言っても過言ではない。
※この「PLLシンセサイザ」の解説は、「周波数シンセサイザ」の解説の一部です。
「PLLシンセサイザ」を含む「周波数シンセサイザ」の記事については、「周波数シンセサイザ」の概要を参照ください。
ウィキペディア小見出し辞書の「PLLシンセサイザ」の項目はプログラムで機械的に意味や本文を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。 お問い合わせ。
- PLLシンセサイザのページへのリンク
