« 不正な住所 | トップページ | シンIC Type-B用デバッグ基板の設計 »

2024.12.18

シンIC Type-Aデバッグ基板の設計

永き眠りを経て、半導体真贋判定装置「シンIC」の開発を再開します。

 

2023年に開発したシンICの装置は、検査の速度が遅いという問題がありました。

今の装置でも数個程度の検査なら構わない(セットアップの手間と時間のほうがかかるので、1個あたりのランタイムは気にならない)のですが、100個とか200個といった単位でICを検査する場合には実行時間を短くしなければなりません。

 

そこで、100倍の高速化を目指してコントロール装置を全面的に作り直すことにしました。

(ほかにも安全対策とか、いろいろな目的がある)

 

まずは設計の感覚を取り戻すためにもType-A用デバッグ基板の設計を行います。

たしか、最初に1辺の配置をして・・

Sda_3

コピペするんだったかな・・

Sda_4

 

そんなこんなで設計できました。

この基板は中継基板から上がってくる360個の信号をLEDに表示するというものです。

Sda_1

Sda_2

作っているうちにだんだん感覚を取り戻してきました。

 

年内に何か成果をだせるかな?

|

« 不正な住所 | トップページ | シンIC Type-B用デバッグ基板の設計 »

コメント

コメントを書く



(ウェブ上には掲載しません)




« 不正な住所 | トップページ | シンIC Type-B用デバッグ基板の設計 »