昨日は、AC97が上手くいかない、と書きましたが原因は、信号の入出力方向が間違っていたことでした。
BLANCAの回路図では、
となっていますが、実際には
・AC97_nRST …WM9711 ← FPGA
・AC97_SDI …WM9711 → FPGA
・AC97_SDO …WM9711 ← FPGA
・AC97_SYNC …WM9711 ← FPGA
・AC97_SCLK …WM9711 → FPGA
というのが正解です。
ピンの定義をしなおしたところ、AC97のチップから信号が出てくるのが確認できました。
そこで、ためしにAC97の中のレジスタ0番を読み出してみました。
AC97_DOUTという(私の回路ではWM9711が出力してFPGAが入力する)信号が、6174Hと読めるのがお分かりになるかと思います。この値はWM9711のデータシートに記述されたデフォルトの値と一致しています。
WM9711が動くのが確認できたので、次回はオーディオ入出力を試してみることにします。
次はAC97のオーディオインタフェースを作ります。
AC97はオーディオ用のシリアルインタフェースで、クロック、リセット、SYNC、データ入力、データ出力の5本の線で制御します。12.288MHzのクロックはAC97のチップが作り出します。
電源投入後、デフォルトではAC97チップからはクロックは出ていないようです。そこで、MITOUJTAGのバウンダリスキャンで、FPGAからAC97チップへのリセット信号(L22番端子)を操作して、L→Hと出力してやると、その隣のクロック信号(K22番ピン)がHとLを激しく遷移するのが確認できました。ただし、リセット中にSYNC信号(G17番ピン)はLにしておかなければならないようです。
MITOUJTAGを使えば、画面上に表示された端子の絵をカチカチとクリックするだけで、そのとおりに実際のデバイスが動いてくれますので、FPGAのソースを1行も変えなくてもこういった確認ができます。FPGAにつながったデバイスの挙動を確かめるために、ちょっとVHDLソース変えて論理合成して・・・という面倒な作業を行うは必要ありません。
AC97は、256ビットのフレームをスロットという単位でデータをやり取りしています。スロットは0～12までの13個あって、スロット0は16ビット、スロット1～12は各20ビットです。スロット0の時だけSYNC信号をHにします。
これらの制御信号のタイミングはFPGAが作ります。この信号は12.288MHzの速さなので、JTAGバウンダリスキャンで1つ1つの遷移を見ることはできません。
そこで、MITOUJTAGのBLOGANA機能を使います。BLOGANAとは、BlockRAMの中に波形を溜め込んでおく、いわば「FPGA埋め込み型ロジックアナライザ」です。
BLOGANAを使うには、VHDLのソースコードのarchitecture文の信号宣言のところ次のような文を埋め込みます。
これは、BLOGANAをVHDLのコードから呼び出せるようにするための文で、どのデザインでも共通の記述方法です。
BLOGANA_DINという72ビットの信号を作っていることに注意してください。
次に、VHDLソースの本文に、見たい信号を次のように記述します。
この文ではport mapで実体を作っているのですが、port map文の中に観たい信号を直接記述するのではなく、BLOGANA_DINという72ビット幅の信号を入れています。
そして、BLOGANA_DINの各ビットに観たい信号をつなぐようにしています。
論理合成を行ったらMITOUJTAGで書き込み(XC3S1500なら約2秒)ます。JTAGロジックアナライザを起動したら「BRAM」とかかれたボタンを押します。すると、次の図のような設定ダイアログが表示されます。
このダイアログのファイル名を入力するところには、さきほどのBLOGANAを埋め込んだVHDLソースのファイルを指定します。すると、プログラムが自動的にVHDLソースを解読して、BLOGANA_DINという信号がどのように使われているかを判断し、ロジアナの各ビットに名前をつけてくれます。他に設定すべき項目はないので簡単に波形を観ることができます。
ファイル名を指定しない場合は、すべての信号の名前が(unknown)になるだけで、機能はします。
↑の波形で、「AC97_SLOT」などの信号名は、VHDLファイルを機械的に解釈して自動的につけられています。VHDLソースで使われている信号名そのままなので、気に入らなければ自分で修正することもできます。
最新のJTAGロジックアナライザでは、何本かの信号を結合して、10進数や16進数で表示する機能をもっています。上の例ではAC97コントローラが内部で持っているスロット番号とビット番号を10進数にしています。
(※SYNCやDINなど、外に出る信号は１クロック遅らせているので注意)
このような感じで波形の1つ1つが見えるため、FPGAのデバッグが非常にラクになります。
ところが、AC97にいろいろな信号を与えてみたものの、どうもAC97のチップがシリアル出力信号を何も出してくれていないようです。AC97まわりのデバッグは次回にします。
今日は「BLANCAでFFT」の続きを行いました。
前回ようやく画面が出るようになったので、今回は画面に波形を表示させるための「グラフ表示」機能と、オーディオインタフェースを作ることにします。
最初にグラフの表示ですが、まず思い浮かべるのがオシロの画面のように縦横の目盛があって波形が表示されるものです。そこで、まず画面に格子状の目盛を表示させることにしました。
目盛を出すには、横方向と縦方向に等間隔の縞模様を出せばよいわけですが、これには画面の横方向のドットを数えるXカウンタと、縦方向のライン数を数えるYカウンタを用意します。そして、Xカウンタが何かの整数のN倍の値になったときに出力に特定の色を出すようにすればいいわけです。
具体的には、XカウンタとYカウンタのどちらか下5ビットが"00000"になったときに明るい緑を出すようにし、それ以外では背景色を出すようにします。ただし、これだけだと画面いっぱいに格子模様が広がってしまって見栄えが悪いので、画面の中央の513×257の領域に入った時だけこの模様を出すようにします。
グラフの表示するには、表示させたい値が8ビット(2の補数表現)として、「128 - 表示させたい値 = Yのカウンタ値」となった場合に画面に白い点を出すようにすれば、グラフが描けます。
次の図はY≡X (mod 256)のグラフです。目盛の1マスが32を表しています。
このとおり、今はただの直線を表示させていますが、Xの値に応じて関数を作れば、いろいろなグラフが画面に描けるでしょう。
Y方向の値を8ビットにしたのは、画面のサイズがVGA(640×480)のため、Y方向の解像度が9ビットに満たないからです。
今日は、東京工業大学のお祭りである「工大祭」に行って、「ロボット技術研究会」の展示を見てきました。
毎年相変わらずいろいろなロボットが動き回っています。今年は完成度が高かったという印象です。
マイクロマウスや、各種コンテスト用のロボットは結構高度な処理や条件判断をしなければならないためマイコンを積んでいるのですが、そのうちかなりの数のロボットがInterfaceのSH2基板を積んで動いていました。残りは秋月のH8ボードのようでした。
センサで周囲の状況を感知してモータを適切に動かす、という制御のループが閉じているロボットを見るのは楽しいですね。PがDがどうのこうのなんて会話で盛り上がってます。
しかし、そのようなロボットのSH2基板をよくみると、集合抵抗R5の左端の端子からジャンパ線が延びてGNDに接続されています。それから３端子レギュレータに大きな電解コンデンサをつけたり、さらには例の問題の３端子レギュレータを外してしまって外部電源にしてしまった基板もありました。
さて、部員の人に聞くと、みんな口をそろえて「このSH2基板は安定して動かない」といいます。たしかにどの基板にも改造された跡がありました。でも、そんな暴れん坊な基板を改造して、ちゃんと動くロボットを作り上げた皆さんは偉いです。
SH2基板はJTAG端子を使っていなさそうだったのがちょっと残念でした。早いところフラッシュライタ機能もつけて使いやすくして、どんどん使ってもらいたいところです。
その夜、友人と話していて、FPGAで対数をとる演算方法のヒントを思いつきました。なぜFPGAで対数を取りたいかというと、FPGAでスペアナをつくろうとした場合、
P=log sqrt(x^2+y^2)
という計算が必要になりますが、logをとる演算回路が大変そうだからです。平方根はlogの外に出せるし、x^2とy^2はFPGA内蔵の乗算器と加算器でできるので、難しい演算は対数の部分になります。
対数を計算するのにテーブルを作ってしまう、という手もあるのですが、対数をとるという演算は、広範囲に広がった入力を狭い範囲の数値にマッピングするものなので、テーブルだけでは簡単にはできません。
アルゴリズムのヒントを得て、帰りの電車の中で紙上で計算してみると、かなりコンパクトで高速な回路でいけそうな気がしてきました。
BLANCAのアプリを作ろうと思っています。
以前からFPGAを使って視覚的に訴えかけるディジタル信号処理をしたいを思っていたので、スペクトラムアナライザを作ろうと思います。
幸いなことに、BLANCAには音声入出力とアナログRGB出力がついているので、その用途にはぴったりです。
目標としては、BLANCAの音声入力にマイクをつないで、RGB出力にPC用のモニタをつなげばスペアナになる、というものです。FPGAの中にソフトコアのCPUをいれると、論理合成時間がやたらかかるので、CPUは使わずにハードウェアのロジックだけでFFTと画像表示とAC97の制御回路を動かしたいところです。
そういうわけで、まずはアナログRGB出力が動くのを確認しなければなりません。
サンプルのIPコアを見てみると、なにやらRGB出力は複雑なことをしていて理解するのが大変そうだったので自分で作ることにしました。
といっても、水平と垂直の同期信号を作って適当なタイミングで絵のデータを送るだけの簡単なものです。
ディスプレイに絵を出すには、FPGAから同期信号と、DAコンバータへの値とドットクロックを作ります。ドットクロックは25MHz、水平カウントは800、垂直カウントは525にしておけば、毎秒約60fpsのVGA画像が出力されます。
ここでDAコンバータに適当なカウンタの値を出力すれば、画面にグラデーションが表示されるはずです。
JTAGをつかって端子の状態をみてみると、いろいろな端子がチカチカと動いているのが見えます。
クロックは入っていて、動いている模様。
なのに、どうも絵が出ない。
オシロで垂直同期信号(VSYNC)を観てみると、たしかに60Hzくらいになっているのですが、
＿＿＿＿＿｜＿＿＿＿＿｜＿＿＿＿＿
という、常にLでたまにH、というパルスになっています。
これは異常で、本来は「常にHでたまにL」が正しいのです。
MITOUJTAGのロジアナを使ってみると、
￣￣￣￣￣｜￣￣￣￣￣￣￣￣￣｜￣￣￣￣￣￣
というように、常にHでたまにL、と正常な波形が表示されます。
もちろん、細かいところまでは見えませんが全体の傾向としてそういう感じが見えます。
原因は、簡単なことでした。
UCFファイルが間違っていました。
古い回路図を参照してピンを定義していたので、同期信号につながっている端子に別の信号が出てしまっていたようです。
つまり、JTAGロジアナとオシロの結果が異なる場合はピン定義を疑うべし、ということでした。
UCFファイルを最新の回路図をもとに作り直したら、ちゃんと絵が出ました。
次はAC97のチップから音声を取り込んで波形表示することをやってみます。
Interface誌の2006年9月号に掲載されたSH2(SH7144F)用JTAGデバッガを改良しています。
主な改良点は、
①ユーザが作成したファイルに記述された手順に従って内蔵ペリフェラルのレジスタを設定する機能
②内蔵ペリフェラル（メモリマップドI/O）のレジスタの一覧表示と、手軽な値変更
③内蔵フラッシュROMへのELFファイルダウンロード機能と、キーコード書き込み機能
SH2の内蔵ペリフェラルのレジスタを、下の図のように表形式で参照したり、簡単な操作で書き換えたりできるようになります。
例えば、基板上のLEDを光らせたい場合、PEDRLというレジスタのビット15を書き換えればよいので、下の図に映っているPEDRL 801E(h)となっているところの、801Eを001Eに書き換えます。
すると、SH2の当該端子からLの信号が出力され、基板のLEDが光ります。
また、プログラムを内蔵フラッシュメモリへ書き込む機能も実装したので、フラッシュROMの書き込みにわざわざRS232Cを使わなくてもよくなります。
この新しいJTAGデバッガは、まもなく無償でダウンロード開始できようになる見込みです。ご期待ください。
10月6日の大雨ほどではないものの、昨夜は暴風雨でした。
管理人さんや不動産屋さんには、雨漏りしているので修理して欲しいといっているのですが、雨漏りの原因がわからないとのこと。
火曜日は事務所に行かなかったのでどんな様子だったのかはわかりませんが、今日(水曜日)に事務所にいってみると、ピンポイントにセットしたバケツの中に少しだけ(3cmくらい)水が溜まっていました。
やっぱり雨漏りは続いているのだろうか。
デザインウェーブマガジンの次の設計コンテストは、基数４の64ポイントFFTらしい。
http://www.cqpub.co.jp/dwm/contest/2007/youkou.htm
要綱を読んだところ、メモリは配列で作るとか固定小数点の形式とかいろいろ制約が多いのでどうしようかな、と悩む。
とりあえずFFTの式の変形方法を理解する。
うーむ、基数４のFFTって効率いいな。
私の考えた改良型FFTアルゴリズムは基数４の場合にも適用できるだろうか。
お待たせしました！
Advanced JTAG Logic Analyzerをリリースしました。
MITOUJTAG BASIC版をお使いの方は、下記のURLからダウンロードしてください。
http://www.nahitech.com/jtag/supportpage.html
(リリース開始)
そして、さらに今回。MITOUJTAGをお持ちでない方でも使える無償の「JTAG Logic Analyzer Viewer版」をご用意いたしました。このAdvanced JTAG Logic Analyzer Viewerは下記のURLからダウンロードすることができます。
http://www.nahitech.com/blogtemp/ajlaview.lzh
上のダウンロードファイルの中には、PCI ExpressやSH-4の起動など、サンプルの波形データが３つほど含まれています。このサンプル波形ファイルはViewer版でも観ることができます。Viewer版も正規版も操作体系は全く同じですので、数百本の信号がキャプチャできるJTAGロジックアナライザの世界を体験していただくことができます。
もちろん、正規版でキャプチャした波形をファイルに保存すればViewer版で観ることができます。というわけで、MITOUJTAGをお持ちの方と波形のデータを交換するのにも役立ちます。
新しくなったAdvanced JTAG Logic Analyzerをどうぞよろしくお願いします。
詳しい使い方や便利な使い方は、おいおい紹介していきます。
marseeさんの日記（FPGAの部屋）で、Virtex5-LXTのことを知る。
なんと、FPGAにPCI Expressのエンドポイントが内蔵されるそうな。
しかも、×1,×2,×4,×8レーンに対応だそうな。
http://www.xilinx.co.jp/products/silicon_solutions/fpgas/virtex/virtex5/capabilities/PCIe.htm×8ですよ。もはやウン百万するIPコアなんていらないじゃん。
PCI ExpressのIPコアというビジネスモデルはこの先、生き残れるのだろうか。
あとはどのくらいスループットが出るかが気になる。
それから、東京エレクトロンデバイスから案内が来たPCI Express×４ボードも気になる。
Inrevium『 TB-4V-FX60-PCIEXP 』
うーん、安い。
RocketI/Oのリソースが４ch（うち２chは光？）、ユーザ用にあるのが嬉しい。
DDRも積んでいる。
SerialATAの実験にも使えそうだ。
このボード、どっかで見覚えが・・と思ったら、SerialATAのIPコアを調べていた時にみつけたHitechGlobal社のと同じだ。
http://www.hitechglobal.com/Boards/x4PCIeVirtex4.htm
やはりFPGAのRocketIOなどの内蔵リソースを使って実現するのがベストだろうな。
×４にすると、外付けのPHYチップを使った場合、64bit125MHzか32bit250MHzで動かさないといけない。
250MHzで動く32本の配線や、125MHzでうごく64本の配線、なんて考えたくないし、やっぱりPHYはFPGAに内蔵してしまうべきだろう。
次のMITOUJTAGのバージョンアップに向けて、JTAGロジックアナライザを改良しています。
今のMITOUJTAG BASICに実装されているJTAGロジックアナライザは、数百本の信号をH/Lの波形で表示することができますが、波形の解析機能やトリガ機能がありません。
また、観たい信号を上に移動させたり下に移動させたりといった操作や、観たくない信号を消したり、といった操作がやりにくいと感じることが多々ありました。
そういうわけで、JTAGロジックアナライザをバージョンアップ開発中です。
今回、改良された主な点は、
・複数の信号をバスとして束ねて、16進や10進、8b/10bデコードで表示させる機能。
・束ねる際、バスの名前を推測して自動で生成する機能。
・２本のカーソル（２つの点の時間差を測ることができる）を実装。
・複数の信号をまとめて選択して、移動させたり、消したり、バス化する、複数信号選択操作。
などです。
最近、他の仕事が忙しくて開発が滞っていましたが、２・３日前から久しぶりに開発を再開し、ようやく満足に動くようになってきました。
現在の画面は、こんな感じです。
あと３日くらいで、リリースできるレベルにまで達すると思います。
なお、この新しいJTAGロジックアナライザの新しい操作性と、数百本の信号が自在に見える迫力を、誰にでも体感していただきたいと考えています。そのため、JTAGロジックアナライザのデモ版を無償でダウンロードできるようにしようかと考えています。
ご期待ください。
たいへんお待たせしました。
Pocket JTAG Cableの出荷を開始しました。
http://www.nahitech.com/pockjtag.html
Pocket JTAG Cableは、MITOUJTAG BASIC、MITOUJTAG BLANCA特別版、MITOUJTAG トラ技版、SH2用JTAG ICEに対応した新しい高速USB-JTAGケーブルです。
TCKの速度が最高で24MHzまで対応しており、また、XILINX製のJTAG用リボンケーブル(フラットケーブル)を用いてターゲットボードと接続することができます。
USB2.0 HighSpeedモード対応なので、レスポンスが速く快適に動作します。
単品でお買い上げいただいた場合は、下の写真のように、ケーブル本体と説明書、CD-ROM、ユーザ登録はがきなどをお送りします。
MITOUJTAG BASICとセットでお買い上げの場合はお得なお値段で提供しております。この場合は、下の写真のように、MITOUJTAGのパッケージの中に、CD-ROM２枚、ケーブル、説明書２冊、ユーザ登録はがきなどを入れてお送りしております。
FPGAのデバッグはもちろん、JTAG ICEなどをご利用の際にも快適なレスポンスで動作します。
どうぞよろしくお願いします。
特殊電子回路㈱は、組み込み総合技術展(ET2006)に出展します。
展示会名 「Embedded Technology 2006」／組込み総合技術展
開催場所 パシフィコ横浜
開催日時 2006年11月15日（水）～17日（金） 10:00～17:00 [16日は18:00まで]
ブース番号はB-03、情報処理推進機構(IPA)の中です。
ET2006では、次のバージョンであるMITOUJTAG BASIC Version1.4の実演と、MITOUJTAG体験版Version1.4の無償配布も予定しています。
次のバージョンでは、JTAGロジックアナライザの高機能化を狙っています。
皆さん、ぜひともB-03、IPA内の特殊電子回路㈱のブースへお越しください。
当日、皆様とお会いできることを心待ちにしております。
特殊電子回路株式会社はルネサステクノロジ殿のアライアンスパートナーとなり、
弊社のMITOUJTAGが、ルネサステクノロジ殿のカタログに掲載されました。
「ルネサス開発環境総合カタログ 2006年10月版 」の52ページの右上、エミュレータの部に載っています。
http://documentation.renesas.com/jpn/products/tool/rjj01j0004_dev.pdf
今後、ルネサステクノロジ製のCPUへのMITOUJTAG対応をよりいっそう進め、各種SH CPU用のH-UDI対応JTAGデバッガ(ICE)の開発にも着手していこうと思う所存です。
どうぞご期待ください。
今日、秋葉原は強風かつ大雨でした。
うちの事務所は築30年。9階建ての最上階です。
うちの事務所はマンションを改良した物件なので、かつてユニットバスがあったと思われる場所は倉庫になっていて隣がトイレになっています。
会社に行ってみると、トイレが水浸しになっていました。
よくみると倉庫の天井の換気扇からポタポタと水が滴り落ちてくるではないですか。
しかも、倉庫の蛍光灯の傘の中にも水がバケツ一杯分くらい溜まっています。あと一時間も放置しておけば、天井から蛍光灯ごと落っこちていたかもしれません。
どうやら、蛍光灯を天井に固定している金具をとめている部分の隙間から水が落ちてくるようです。
これは漏電の危険がありますね。
水の出てくる勢いは、・・そうですね、元気のいい鼻血と同じくらいです。
幸い、倉庫にあった部品や仕掛品は棚の中に入っていて無事でした。
「㈲ナヒテック」と書かれた古いパンフレットと、発送用のダンボールが何枚か被害にあっただけで、幸いなことに大きな被害はありませんでした。不幸中の幸い。これも神社仏閣で祈祷をしているおかげでしょう。
急いで管理組合と不動産やさんに連絡したものの、連休なので対処できないそうです。おそらく天井裏は水浸しになっていると思われるので、漏電の危険性があるため、とりあえずブレーカーを落として帰りました。
帰り道、秋葉原のUDXとダイビルの間では、強いビル風を受けて傘がやられてしまいました。
周りを見ると、ダイビルに近づいた人は、ほぼ100％の確率で傘を破壊されています。一瞬です。気が付いたときにはもう折れていますね。風の強い日には、あの近くは通っちゃいけませんね。石丸の横の道を通ればよかったと、勉強になりました。
道路にはぐちゃぐちゃに折れた傘の残骸が山のように堆積していました。
CQ出版社より「組み込みシステム開発評価キット」が発売されました。
10月3日に発売開始とのことでしたので、3日の日に秋葉原のLAOXやヨドバシカメラの書籍のところを探したのですが見当たらず。うちのアルバイトの学生さんも書泉を探したそうですが、なかったとのこと。
ですが今日（10月4日）、書泉ブックタワーに行ってみると、ありました！！！
今までのRISC評価キットなどと同じサイズの、ハードケースに入っていました。
ついに発売されたのですね。関係者の皆様、おめでとうございます。
このボードは、FPGAの中に内蔵したCPUを動かして、PCIの実験や、画像表示、音、LAN、IDEなどいろいろな実験ができるというキットで、IPコア満載でしかも全部のソースがついているということで、非常に価値ある評価キットだと思います。
ところで、「組み込みシステム開発評価キット」には、MITOUJTAGの特別版が入っています。
この特別版は、最新のMITOUJTAG BAISC1.2.4とほぼ同じ性能を持った、ほぼ最新のバージョンです。
起動すると、上の図のように、評価キット上の３つのFPGAとCPLD（XC95288XL、XC3S1000FG456、XC3S400FG456）が見えて、バウンダリスキャンやデバイスプログラミングを行うことができます。
いま特殊電子回路㈱では、この評価キットに最適な、新しいJTAGケーブルを開発しています。
このケーブルを使うと、上の写真のようにUSBから簡単に評価キットにつないで、FPGAの書き込みやデバッグができるようになります。
この新しいJTAGケーブルはTCKの速度を24MHzまで上げることができます。評価キットにつないでみたところ、ちゃんと24MHzのJTAG速度で動きました。Pocket JTAG Cableは今週の金曜日には発売を開始できる見込みです。
こちらもご期待ください。
私もこの評価キットで、何かの数値演算をやらせてみようと思っています。MITOUJTAGを使った効果的なFPGAデバッグ方法についても、この日記を通じておいおい紹介していくつもりです。
最近のコメント