サクサク読めて、アプリ限定の機能も多数！
トップへ戻る
2024年ランキング
www.cyber-labo.co.jp
独習したい方へ VHDLトレーニングはこちら Verilogトレーニングはこちら セミナーのお知らせ、御依頼はこちら ＨＤＬ設計見積り依頼はこちら ＨＤＬ(Hardware Discription Language:ハードウエア記述言語)とは？ ＨＤＬは電子回路やシステムの振る舞いを記述するためのプログラム言語です。ＢａｓｉｃやＣと同じような感覚で電子回路を設計することが出来ます。LSIに含まれる回路の規模が膨大になった現在、回路図でデジタル回路を設計するようではとても間に合わないのです。そこでコンピューターに自動設計をさせて合理化する必要が生じました。そのために考えられたのがＨＤＬというわけです。 ＨＤＬ設計と従来の設計との違い 従来の回路設計では回路図という絵を書いていました。これらの絵によって部品の接続関係を記述し、回路を製作するときのよすがにしていたわけです。実際回路図にしたがって
GHDL GHDLとはTristan Gingold氏により作成されたフリーのフルセットのVHDLコンパイラです。 原文へのリンクはここです。 GHDLのトップページへのリンクはこ こです。最新版を入手することが出来ます。 現在のところLinux、 Windows、がサポートされています。他のOSでも(SUN OS、MacOSX等)でも動作したという報告があります。このガイド以外の詳しい情報をお知りになりたい方はGDHLホームページに アクセスして下さい。 インストール方法 Linux版 バイナリーとソースコードがありますが、ここではバイナリーで説明します。 まずバイナリファ イルをダウンロードします。 次にスーパーユーザーになり、ファイルを解凍し、インストールします。 % su # tar -C / xvf ghdl-0.25-i686-pc-linux.tar Windows版 実 行
フリーVerilogシミュレーター なかなか性能の良いシミュレーターがあります。基本的には無保証ですが学習用やFPGAの設計用には十分です。 icarus Stephen Williams氏作のフリーのVerilogコンパイラ。Verilog-1995,2001そしてsystemVerilogまでサポートします。 これ自体は波形表示する機能は無く、ただ単にVerilogのコードを実行できるようにするだけにしか過ぎません。しかし、多くのサードパーティ(フリーソフトなのでこの呼び方が正しいかどうか判りませんが)のサポートがあり、GUIであるIVIのプラグインの一つになっています。これを適用すると、商用のシミュレーターに近い機能が得られます。 SDFのバックアノテーションがまだ未熟なので、タイミングシミュレーションは出来ませんが、RTLの設計レベルでは十分に実用になる機能を備えています。 lin
このページを最初にブックマークしてみませんか？
『www.cyber-labo.co.jp』の新着エントリーを見る
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
