JLCPCBに発注していたBGA324,BGA256,QFP240/208の基板が届きました。
展示会前に発注したのですが、春節の影響で製造に10日間くらいかかったような気がします。
展示会の真っただ中である25日に発送されたようなのですが、DHLが関税を取ろうとしたのでレンタルオフィスの受付では受け取ってもらえず、受け取りができたのは31日になってしまいました。
作ったのはこんな基板です。
BGA324やBGA256のソケットが乗る基板です。IC側は半田付けはせず、ピンのプローブがばねの力で押しあてる構造になります。
裏面のメザニンコネクタの部分にソケットをはんだ付けする形になります。
プリント基板って必ずどこかでミスをしてしまうもので、この基板は3回目くらいの再々チャレンジとなりました。うまく動いてくれるとありがたいのですが・・
今日は鹿島神宮へ参拝してきました。いままではレンタカーを使っていたのですが、昨年からは電車です。
事故を起こす心配がないし、座って仕事もできるし、快適ですわ～
ただ、成田とか佐原で乗り継ぎが悪いと3時間くらいかかってしまいます。
今日はネプコン最終日。
奇跡的に開場時間の10:00よりも前に会場に着き、セットアップが完了しました。
今日はたくさんのお客様が来てくれました。
パンフレットの配布数は64枚。
「基板の窓口」さんからの取材もありました。
他社の真贋判定サービスでは検査できないFPGAの機能検査ができるということで、展示会後に会社に詳しく説明に来てほしいという依頼もあり、具体的な商談もあり、商社様からは「このサービスは絶対に欲しい」と言われるなど、大成功でした。
価格と納期について良く聞かれたのですが、「100個受注時にはICの定価の約20%」で納期1～2日と回答しました。
最初の１個の検査はセットアップ諸々で50000円くらいですが、ボリューム割引が適用されて、100個受注時には定価の20%になるということです。つまり、1個5万円のFPGAであれば検査料は1万円となります。
偽物FPGAを基板に実装してしまうと基板全体がダメになってしまうので損失は計り知れませんが、20%の検査費用で動作するという安心が得られるのです。
お昼ご飯を食べる余裕などなく、忙しい一日でした。
ネプコンの2日目です。
今日も一日頑張るぞい、という感じなのですが「どうせお客様も少ないし昼ご飯は何を食べようかな～」と考えていたのですが、
展示台が固定されていないことに気が付きました。
これ動くぞ・・
展示台の向きを変えたら、体感でお客様の入りが3倍くらいになりました。
ちょっとしたレイアウトの違いでこんなにも差がでるとは驚きです。
基本的に展示会のお客様というのは、声をかけられずにじっと見たいので、声をかけられたときにいつでも立ち去れるような安全な動線を好みます。だから、ブースの奥深くに入りたくはない。
入口の通路のところにすべてを並べておかなければ見てもらえないのです。
だから、↑の写真のように通路の脇に展示物を並べて、商談机や受け付け台のようなどうでもいいものは奥のほうに隠してしまうのが吉なのです。
ランチをどこで食べるかといった心配ができないほど、お客様が来てくれました。
パンフレットの配布数は33枚。昨日の1.5倍ほどでした。
聴かれた質問として「検査結果を保証するための会社に対する認証はあるのか」というのがありました。
ありません、と即答しました。
公的な機関が検査会社の品質や方式を認証をするISOみたいなしくみがあるのかどうかということなのですが、ICの真贋判定のようなマイナーすぎる検査に対してはそんな制度はありません。
さて、今日から待ちに待った展示会。ネプコンジャパンのはじまりです。
会場に到着したのは、すでに開場している10:30ごろです。
まぁうちみたいな小さなブースには、最初の１時間はお客さん来ないですからね～。ゆっくり準備します。
パネル(ポスター)とか前日に間に合わなかったので、アクセアさんのTOC有明店で印刷して、そこからタクシーで搬入です。
ブースの設営が完了したのが11:30ごろです。
壁に粘着テープでポスターを貼ると粘着力が弱くて落っこちてくるので、養生テープを使って貼ります。これなら壁も傷つけない。
展示品はこちらです。
ICソケットが並んでいたのが目を引いたようで、何人かのお客様が声をかけてくれました。
来場者の方で「ふーん」という反応の方も多かったのですが、各企業の調達部の方や、半導体商社の方からは非常に期待しているという高評価をいただきました。
全体的にお客様は少なめで、接客した人数は10人程度。
パンフレットをもっていってくれた人の数は23人でした。
毎回毎回ぎりぎりになってしまっていますが、ネプコンジャパンに向けての準備に大忙しです。
昼間は普通に日々の製品出荷をしたり、ポスター作ったり、夜になってからはんだ付け等を始めました。
せめて前日に宅急便で発送して機材搬入しようと思っていたのですが、きっと当日の朝に手持ちになるでしょうね。
そういうわけで夜になってから展示機材の開発をしています。
まず最初に作ったのはこのソケットたち。
BGAのソケットを揃えました。揃うと圧巻です。
これからまだまだ増えますよ。
DCジャックの長穴を開け忘れた件は、DCジャックを加工することで乗り切ります。
これで基板に刺さるでしょう。
組み立てていて気が付いたのですが、このコネクタの向きが逆でした。
なんということでしょう！基板が刺さりません。
前回の基板で端子のピン配列が逆だったので、ピン配列を正しく直したのですが、そうしたらコネクタの向きが逆になってしまったようです。
コネクタの端をニッパで破壊することで、コネクタを装着することができました。
ようやく組み立てられた完成形がこちら。
それでは、明日のネプコンでお待ちしております。
直前のご案内となってしまいましたが、特殊電子回路は、ネプコンジャパン2023東京展//エレクトロテストジャパンに出展します。
当展示会ではFPGAに特化した半導体真贋判定サービス「シン・IC」の紹介を行います。
現在、半導体不足によりFPGAやCPUなどの調達が難しくなっており、製造業に大きな影響を与えています。当社では流通在庫に豊富にあるFPGAやCPLDを安心して使用できるようにするために、多ピンICに特化した半導体真贋判定装置とサービスの開発を行っています。
当社の真贋判定サービスは、X線や外観検査に加え、FPGAやCPLDを実際に動作させる意味のある電気的検査を行います。この検査はICに実際に電源を投入し、IC内部のJTAG IDCODEを読み出したり、JTAGバウンダリスキャンにより全I/O端子の電気的検査を行ったりして本物と偽物ICを区別します。
また、偽物ICを判別するだけでなく、中古品・再生品ICの判別や、部分的に故障したICを判別することもできます。
特殊電子回路では多種多様なICに対応するため、QFP/BGAパッケージの任意の端子に電源やGNDを与えることができる半導体テスタを開発しています。このテスタにはQFP64～QFP240、BGA132～BGA1517といった標準ソケットを取り揃えており、さまざまなFPGA/CPLD/CPUの電気的検査を迅速に行うことができます。
当展示会では真贋判定装置の試作器に加え、現在開発中の1号機（～BGA324ピンまで検査可）を展示します。
なお、ご来場には登録が必要ですので、公式サイトからご入場者登録の上、お越しいただきますようお願いします。
日時:2023年1月25日(水)～27日(金) 10:00～17:00
会場:東京ビッグサイト
弊社出展サービス: FPGA真贋判定サービス シン・IC
小間位置:14-32
金曜日に発注していた真贋判定装置用の基板がもうとどきました。
さすが日本、早い。
そして、春節がない。←これ大事
今回の基板ではBGAのソケットのかみ合わせなどを見るための基板が付いているのですが、
巨大BGAというのは、なかなか壮観ですね。
で、写真を見ていて気付いたのですが、DCジャックを長穴にするのを忘れた💦
基板って、どこかしらミスしてしまいますね💦
今日は川崎大師に初詣に行ってきました。
川崎大師の奥には池があって橋がかかっていて、そのさらに奥に薬師堂があるのですが、私はその薬師堂と前の庭の落ち着いた雰囲気が好きです。
大抵の大きなお寺には奥に池や橋があることが多いのですが、彼岸を表しているのでしょうか。
昨日から引き続き設計している、真贋判定装置のベース基板のつづきです。
1MHzくらいのDACとADCを搭載して、ついに、制御基板ができました。
右下の40ピンコネクタ×2のところには、特電のSpartan-7ボードが乗ります。
我ながら両面基板でよく頑張ったと褒めてあげたい。
ところがここでアクシデント発生！
部品をDigikeyに発注していたら、DACが既にディスコンでした。
部品を変えて配線を引き直した。今度こそ完成か！？
それから、QFP144のソケット基板を作り直すことにしました。
ALTERA(INTEL)の144ピンのものにはEPADという背面パッドをGNDにつながなきゃいけないものがあるので、基板の真ん中に穴をあけて、ここにワイヤーでも通そうという考えです。
こうして作りたかった基板のセットができました。
ひと眠りしてから出図しようと思います。寝過ごさないように注意深く寝ます。
若干の微調整をして、出図完了！！これでネプコンジャパンに新製品を出せます。
ちなみに基板は日曜日に到着する予定です。特急コースで土曜日も操業して2営業日目で発送です。
何もしないままネプコンの開催が迫ってきました。
いよいよ真贋判定装置のベース基板を設計しなければ間に合いません。
前回作った基板はコネクタの向きが逆だったのと、信号にアクセスするための端子が子基板の裏に隠れてしまうというミスがあったので、今回は挽回します。
基板に持たせたい機能としては、
かなと思います。
FPGA真贋判定装置のコアとなるピンエレクトロニクスモジュールの動作確認をしています。
中継基板に16個の子基板を装着して・・
自分史上最長のJTAGチェーンが見えました！！16個のCPLDが数珠つなぎです。
動作させてみた様子を動画にしました。
任意の端子に様々な電源電圧を与えることができます。上の動画では3.3V、2.5V、1.8Vを与えています。
ハイサイドスイッチを360個並べているわけですが、逆流防止ができるようにしたりGNDを切り替えたり、AD/DAもあって結構大変な回路でした。
コネクタの向きを間違えたショックで開発が止まっていた「FPGA真贋判定装置」の開発を再開しました。
まず、中継基板（↑の写真で白いコネクタがならんでいるやつ）に子基板を挿して電源を入れてみると、ブーンと音がして過大電流が流れました。幸先悪すぎ。
1枚目のGND基板と2枚目のVCC基板で何かが同時ONしてショートしているっぽいですね。
そんな感じでひとつひとつデバッグをしていって、ようやく14枚の基板を安全に動かせるところまできました。
そしてJTAGでは14個のCPLDが無事に見えています。
ここまで認識させるのにかなり苦労しました。
JTAGのチェーンが長くなるとシグナルインテグリティが悪くなるのですが、ドライバの出力電流を増やしてクロックを下げるのが良いようです。
JLCPCBに発注していた基板が届きました！
本当は昨日来ていたようなのですが、DHLは関税を取るため不在だと受け取れません。
そのため、今日の受け取り。
せっかく基板が早くできるのにDHLのせいで毎回毎回1日遅れてしまいます。プリント基板に関税はかからないから、DHLに関税を取られるのはおかしいのですけど。
ちなみに4層基板です。
土曜日の夜に発注して、月曜日の朝に中国(マカオあたり？)から出荷。そして、火曜日に日本に到着という感じです。
この3連休の間に出来上がっていました。
ちなみに、日本の基板メーカーだと受付メールが来た段階です。
日本が「受け付けました」のメールを出す段階で中国からは現物が届くという。
まぁ、それもこれも土日休日なしで24時間労働しているからなんですけどね。
Cosmo-Z Miniという装置の筐体はタカチのケースを使って作られています。
今回作っている基板に合わせてこの筐体を作り直すことにしました。
筐体上の大きな変更点は、USB Micro-BコネクタからUSB Type-Cコネクタへの変更です。USB Type-Cは強力な給電機能があるので、USBシリアルと給電を一つで兼ねることができます。
前の図面は昔、アルバイト君が3DのCADで描いてくれていたのですが、私は2DのCADしか使えないので、残していった図面を見ながら新たに図面を描き起こします。
よく作ったなあと思います。
XC7Z020を使った基板の開発を続けています。
XC7Z020は0.8mmピッチの484ピンで、狭いところにたくさんのピンがあって、MIOから引き出すGigabitEtherや、SDカード関係、USB関係の配線密度が非常に高くなります。1.0mmピッチの676ピンよりも0.8mmピッチの484のほうが配線の難易度は高そうです。
特に厳しいのがこのMIOの部分。GitabitEtherやUSBはEMIOを使えない（使いにくい）ので、生のMIOから出すしかありませんが、MIOのピン配置は本当に込み合っています。
次の図はUSBの配線。
次の図はGigabitEtherの配線
次の図はSDカードの配線です。
何とか配線の引き出しはできたのですが、イーサやUSBのICを置くスペースを確保するために、ZYNQ周辺のモジュールを少し上に移動させることにしました。
これでだいたいの配置が決まったかなと思います。
Cosmo-Z MiniというDAQがあります。
このDAQはZYNQ7000のXC7Z020を搭載しているのですが、今まではTrenz社のTE0720モジュールを使っていました。しかし、TE0720が入手できなくなっているので、モジュールではなくZYNQそのものを乗せた基板に作り替えようとしています。
まず、現在の状態です。最後に出図したのが2019年の1月であるようです。
この基板を設計したのが2017年か2018年なのですが、それから現在までの間に、USB Type-Cを使えるようになったり、DACのノイズを減らす技術を開発したり、いろいろな変化があったわけです。そういった経験を活かして作り直すつもりです。
真ん中にある密度の薄い部分がTE0720モジュールを乗せる場所でした。
ここを綺麗に掃除して、ZYNQとDDR3を乗せます。
全部を一から開発すると時間がかかるので、別のZYNQボードで使ったZYNQ+DDR3のパターンをコピペして持ってくることにします。
これが、ZYNQとDDR3の部分。意外とコンパクトにできています。これ以上詰めることもできると思うのですが、あまりICを密接させると実装が難しくなるのでやりません。
でも、この部分だけをモジュールにして売ったら売れるかな（まんまTrenzやん）とか、この部分のパターンをCADのファイルにして売ったら売れるかなとか考えたりしています。Altiumの回路パターンにして販売したらほしい人いますか？
部品番号がぶつからないように、子モジュールのほうの番号を+800くらいして乗せます。
そしてFPGAのピン配置を変えながら配線を一本ずつ丁寧につないでいきます。
ADCとDACの配線が完了！
TE0720のモジュールを使わずにZYNQとDDR3で置き換えることはできそうだということはわかりました。
あと3日くらい作業したら完成できるかなという感触です。
バウンダリスキャンを用いたIC真贋判定装置のソケットボードをJLCPCBに発注しました。
本当はPCBGOGOに1月5日に出図していたのですが、「Tenting ViaをPlugged Viaに変更する必要がある」と言われて、値段が上がるということで製造が止まっていました。
このTenting ViaとかPlugged Viaというのは何かと問い合わせたら、「BGAが多くて、Tenting viasのままで製造すると、BGAのところがショートになる恐れがありますので、Plugged viasへの変更が必要です」とのことでした。
想像ですが、以下のイメージではないかと思います。
普通のTenting Viaだと、Viaの穴にレジストが流れ込んでViaの淵が通常は銅がむき出しになります。これはどこの基板メーカーでも起こりえますし、Tenting Viaだと淵が導通するのは普通です。
Viaと配線が近くにある場合、はんだ付けの際にショートするということが起こりえます。実際に過去に１度だけありました。
それに対してPlugged Viaというのはおそらくこんな感じ。
Viaの穴が何かで詰められている。だからレジストが流れ込まず銅箔が露出しないということなんだろうと思います。
銅箔の露出以外にも、小さな気泡が入ってリフローの際に破裂するからとかいろいろな理由もあるのだと思いますが、PCBGOGOはショートについて言っているので、今回はショートのことが関係しているのでしょう。
親切でありがたい指摘なのですが、今回の基板はBGAのパッドにICをはんだ付けするのではなく、プローブ式のICソケットを乗せるのだから関係ないのですが・・・
それに、266ドルの値段が483ドルに上がるというのがちょっと納得がいかなかったので、JLCPCBに発注しなおしました。
JLCPCBも中国系の激安プリント基板メーカーですが、GOGOと比べるとさらに簡素化されているという感じです。
最初は納期がいつになるかわからなかったのですが、受付は土日は19時までやっていて、製造は24時間やっている工場のようです。
土日とか関係なさそうなので、すごいです。
土日も製造をしてくれて、送料込みで140ドル。
早すぎます。激安すぎます。
日本の基板メーカーとは何が違うんでしょう。なぜ日本のメーカーはこういったのを真似できないのでしょうか。機械が違うのか、大量生産で自動生産なのか。
◆追記
1月7日の夜に発注した基板が9日の朝に出荷とな。日本のメーカーはまだメールすら読んでいない。
バウンダリスキャンを用いたIC真贋判定検査用の装置で、BGA256とBGA324、QFP208-240のソケット基板を出図しました。
4層基板でもBGA324の全ピン引き出しができることが実証できました。
正月返上でZCU111のアプリ開発をしています。
私の所有しているオシロはコンステレーションを表示する機能がないのでX-Yモードで見ているだけですが、DACからIQのベースバンド信号を出してコンステレーション（もどき）が出せるようになりました。
DACは4Gspsで動かして、1GBaudのレートでIとQを出しています。
また、DACから出した信号を2GHzで変調してADCで取り込んで復調してIとQに戻して別のDACから出すということもやってみましたが、それなりにうまくいっています。
ZCU111を会社に持ち帰って、正月早々から開発開始です。
実験していて思い通りの波形が出なかったのですが、最初にわかったのは、RF Data Converter（ADCとDACを使うためのIPコア）のtvalidとtreadyは飾りであるということです。
普通、AXI Streamはtvalidとtdataでフロー制御するのですが、RF Data Converterではそれを見ていないようです。起動後はtreadyは常に'1'で変化しなのでフロー制御はできません。DAC周波数に同期したクロックを与えるのが正解です。
その代わりに、RF Data Converterが出す出力クロック(サンプリングクロックが分周されて出てくる)に同期してデータを与えるようです。
さて、DACに入っている「ミキサ」という機能を有効にすると、RFSoC内部にNCO(数値発振器)を作ってくれて、IQ用の波形を作ってくれます。
変調のかかったIと変調のかかったQを出力してみました。
拡大してみると、IとQが90°ずれていていい感じです。
500MサンプリングでNCOは100MHzという、微妙に周波数があっていない設定でも正しく動くなんてすごいですね。
これを足し合わせればそのままRF信号になるというわけでしょう。
同じ要領で、のこぎり波 ／|／|／|／|／|／| を作って、それをに2GHzで変調をかけた波を出すことにも成功しました。
この出力チャネルには「バラン」という部品が入っていて、差動信号をシングルエンドにしているのですが、バランはトランスなのでBPFになっています。そのため、頂点から落ちるところで位相が180°回転するので波形が乱れているのだと思われます。
どこまで周波数を上げられるかというと、6.5GHzのDACなので、最大は3.2GHz付近。
私のオシロは2.5GHz帯域なので減衰してしまいますが、何とか見ることはできました。
上の波形を作るのに使ったRF DCの設定は以下のとおりです。
さて、DACは理解したので今度はADCを使おうとしたら、いきなりの難題。
なぜかADCのほうは128bit幅しかありません。
データシートを読むと確かに128ビット幅と書かれています。
DACの半分のビット幅しかないのですがこういう仕様のようです。
ゆっくりとした波形を見るときには問題ないのですが、
早い波形を見て拡大すると、やはり、データが半分消えてしまっています。
どうすればよいのかというと、4Gサンプリング時、128bit 500MHzでデータを出力してきたデータをAXI StreamのInter connectを使って256bit 250MHzに変換してあげればよいようです。
これで綺麗な波形がキャプチャできるようになりました。
下の図は、ファンクションジェネレータで作った正弦波をZCU111に入れて、ADCでサンプリングしたものをそのままDACから出力したものです。
パルス波形なんかも入力と出力できるのですが、バランが入っているせいで歪んでしまいます。
ここに至るまで相当苦労しましたが、ZCU111のADCとDACを使いこなせるようになってきました。
あけましておめでとうございます
今年は、「半導体真贋判定サービス」を起動に乗せます。
偽物半導体を電気的検査で瞬時に見抜いて安心安全な半導体が使えるようにするというサービスです。
それから、昨年10月から東大先端研で研究しているテラヘルツ波通信のためのFPGA開発に邁進していきます。少しずつ学会で発表していって、私のことをいろいろな研究者さんに知ってもらいたいと思っています。
どうぞよろしくお願いします。
最近のコメント