昨日、金融機関の担当者様がいらっしゃって、お話をうかがってみると融資をしたいそうなのです。事業再構築補助補助金の交付申請もまだ行っておらず、経費がいくら必要になるかも確定していない。当然、補助金がいくら下りるかわからないのに、どうしても9月中に融資を実行したいそうなのです。
前年度の当社の業績は大赤字でめちゃくちゃなのに、かなりの金額を融資してくれました。
普通、こんな大赤字の会社に貸さないだろうという金額です。
そのかわり毎月の返済額もハンパじゃない。
補助金が下りれば返せますよということなのですが、万が一、補助金の経費が確定払いの申請で拒否されてしまうとなると・・・ちょっと怖い金額になりました。このお金は毎月の支払で溶かしてしまうことなんて絶対にできない。恐ろしい・・
都内某所で行われている回路の秘密結社集会に参加して私が考えている「IC真贋判定装置」のプランを発表し、諸先輩方からの意見をいただいてきました。
いろいろ質疑が飛んできましたが、短期決戦でいかなければならないですね！
大御所の先輩方に見ていただいて、「原理的に無理そう」とか「大手につぶされる」という意見はなかったので、安心して真贋判定装置の開発に邁進することにします。
X線検査装置を買いました。
アールエフ社のNAOMI 2Dです。
手元にアルミケースに入ったCosmo-Z Miniがあったので、さっそく、透視撮影してみまた。
なんと、アルミのケースを透かしてばっちり見えてしまっているではないですか！！！
後から飛ばしたジャンパ線まで丸見えです。（試作機なので）
検査対象物は後ろのほうに置きましたが、分解能的には0.5mmのコネクタやQFPの端子は確実に見えているようです。
置く場所を前のほうにすれば、少しはぼやけるかもしれませんが、さらに分解能を上げることができそうです。
安倍元総理の国葬の一般献花に行ってまいりました。
半蔵門駅から長蛇の列。いったい何万人いるんだ。
朝10時に半蔵門駅に着いてから、献花できるまでだいたい２時間くらいでした。
時間がかかるとか、列が長いとか文句言う人は一人もいません。同じ気持ちの人がそれだけ多くいるというわけなので、長ければ長いほうがいいです。
献花が終わると、皆、あたりまえのように靖国に。
献花から靖国までの流れがスムーズすぎる！狙っているわけではないだろうけど、スムーズすぎる。
小腹もすいたので何か食べようかと食堂を見たら、「特攻の母 鳥濱トメの 玉子丼 会津そばセット」とか書いてある。
特攻の母というのは特攻を美化したり戦争賛美をしているのではなく、特攻に行くことが決まった若い兵士たちに玉子丼をふるまった鳥濱トメさんの味ということだそうです。終戦後、観音堂の設立に尽力され、観音堂が出来た後は日々欠かさず参拝されていたとのこと。
鳥濱トメさんが玉子丼を兵士たちに作っていた気持ちを偲びながら食べることにしました。
技術書典では私のZYNQ本をお買い上げいただき、誠にありがとうございました。
紙の本は事務局からまとめて発送されるようでして、10月3日の午前指定で紙の本を事務局に送らなければなりません。「あとから印刷」という事務局がPDFを印刷するプランもあるのですが、本文が白黒になってしまうため、自分で印刷して宅配便で送りることにしました。
今日は技術書典用に作った原稿を見直してリンク切れを直したり、空白のページを削除しています。空白のページが2ページあったので、これを削除したところ本文128ページになりました。キリがいい数字ですね。
これをプリントパックで注文しました。10月1日に弊社に届く予定です。
全ページ、フルカラー印刷です。お楽しみに。
数カ月間かけて開発をしてきた、高速ADC/DAC装置がついに完成しました。
125MHz 12bit 16chのADCと、125MHz 14bit 8chのDACをZYNQでコントロールできます。
これが苦労したDACの裏側
ノイズはオシロの測定限界程度。
1mVの正弦波を出力したときがこんな感じです。
これで最大±1V出ます。
チャネルにもよりますが、DACから正弦波を出したときの歪率は最高で-90dB。悪いチャネルでも-78dBくらいです。
S/Nは100dB。クロストークは-80dB以下、THDは-80dB以下を達成。
これでようやく出荷できるようになりました。
開発中のDAC装置で小さい振幅の信号を出していて気が付きました。
こうやって綺麗な信号が出ているときもあるのですが、
たまに、大きなノイズが乗るのです。
しかも、LCフィルタの固有振動数で減衰しながら振動している・・
どうやら、頻繁に出る箇所は正弦波の０を横切る場所なので、ビットのパターンが10000000000000から011111111111へと変わるときに出やすいのだろうと推測されます。
今回の基板はSN74AUC125RGYRのバッファを入れているのですが、そのバッファの手前に反射軽減のためプルダウン抵抗を入れていました。このプルダウン抵抗が逆にあだをなしていたようで、プルダウン抵抗をなくしたところ波形が綺麗になり、ノイズが乗ることはなくなりました。
125MHzのDDR(実質250MHzレート)でLVCMOS18というのは、非常に微妙なタイミングで動いているんだろうと思われます。
恐れていたことが起きました。
DAC8基板で出力している波形をみると、どうも汚いのです。
DACから矩形波を出してみると、途中で鋭いパルスがたくさん見えます！
どうやら74AUC125のバッファとDACの間のダンピング抵抗の値が大きすぎて正しい値を読み取っていないようです。
この抵抗値を調整すると綺麗な矩形波になりました。
ん？右端、少し丸くなってない？
さて、ADCから入力した信号をDACから出力することもできるようになりました。
ADC→DACパススルーで遅延時間は11μ秒ほど。
-120dBの歪率の信号をADCに入れてDACから出てきたのは-80dB。これはDACとOPアンプの性能そのものです。
当たり前のことですが、FPGAの中ではどんなふうに信号を通しても歪率は悪化しません。
綺麗な信号を綺麗なままディジタルで処理できる研究用プラットフォームが出来ました。
Cosmo-Zの8CH DAC基板が出来上がってきました。
さっそく火入れをして動作確認しています。
試作機とは違って全8CHが実装されています。（そのため干渉とかが起きないことを祈る）
また、ディジタル部のラインに74AUC125によるバッファを入れています。これで125MHzのDDR(実質250MHz)のLVCMOS18が安定して通るようになるはずです。
果たしてうまくいくでしょうか？乞うご期待！
第６回事業再構築補助金に採択されました！
どのような事業をするかというと、流通市場にあふれる半導体の中から偽物ICを見抜いて安心して使用できるようにするというもので、そのために超ICテスタを作り真贋判定サービスを提供するというものです。
初めての応募で、認定支援機関はお世話になっている信用金庫さんです。民間コンサルや中小企業診断士とかは使っていないので、かかった費用はゼロです。
本ブログでは、事業再構築補助金を目指す方のために、私が心がけていたことをいくつか書いていきたいと思います。
まず、事業再構築補助金は、「補助金がもらえるから新しいことしよう」と考えるのではなく、自発的に新事業を考えていた事業主がこの補助金をうまく使うことで金銭的負担を減らせる制度と考えるべきです。最初に補助金ありきではなく、もともとやりたかった事業にこの補助金をうまく落とし込んでいくことが大切です。
そうしないと事業計画をうまく立てられないし、フルーツサンドや冷凍餃子の自動販売機とかになってしまいます。
それから、補助金の金額は1500万円以上にすること。2/3助成ですから事業総額は2280万円以上にします。なぜならば、1500万円未満の事業は事業計画書が10ページに制限されてしまうからです。1500万円以上なら15ページまで許されます。本気で事業計画を立てたら15ページぎりぎりまで書く内容があるので、10ページには到底収まりません。
1500万円以上というのはあくまでも「枠」なので使いきる必要はありません。高価な設備で他のことに使えなさそうなものを並べれば金額はクリアできると思います。繰り返しになりますが、あくまでも1500万円というのは枠なので、交付申請で綿密に予算を立てて計画を練り直すときに具体的な金額を決めます。
なお、勘違いしている人も大勢いる（というか、コンサルを受注したい士業が煽っている）のですが、事業再構築補助金はお金がもらえるわけではありません。まずは自分の自腹で事業を行って成果が出たらその一部を後から国が補填するというものです。したがって、新事業に失敗したら（建前上は）補助金はもらえません。それに、新事業は５年程度は報告しなければならず、その間に新事業が成功して利益が出たら補助金は返さなければなりません。これを収益納付といいます。
（優秀な税理士に頼めば収益納付が免れるというようなことを諭す人もいますが、それはおそらく不正です。）
補助金がもらえるのはおそらく２年くらい先になるので、それまでの間の資金は自己資金＋金融機関からのつなぎ融資を使うしかありません。失敗したら補助金は出ず借金を抱えるだけになります。非常にリスクが高いといえます。
失敗してもいいからチャレンジしろという補助金ではありません。失敗するなよ、大成功もするなよ、です。
成功しても収益納付で返納しなければなりませんが、私の場合は、大成功させて収益納付で全額返納してやろうじゃないかと燃えてくるわけです。
あと、人件費は出ません。事務所を借りたとしても家賃は原則的には出ません。（新築工場に移転するまでの一時的な家賃とかなら出るけど、かなりの例外）。レンタルオフィスを借りたとしても経費にはなりません。商品を作る原材料費も出ません。
この補助金で買えるものは、新事業だけで使うためのものになります。汎用的に使えるものは買えません。だから、オシロスコープとか新しい回路CADとかは、きっと買えません。そういう汎用的に使えるものは疑われないように取得資産に含めないことが重要かと思います。
この補助金の要領では「大胆な事業転換」みたいな言い方がよく出てきますが、「大胆な」というのは無鉄砲な計画を立てろといっているのではなく、金額の大きな固定資産を取得して事業転換しろということを言っています。この補助金の目的は固定遺産を取得させるところにありますから、広告宣伝費ばかりを膨らませたような計画だとダメです。
ほかにも、事業計画で必須のSWOT分析などでは図表が第一で、文章はそれを補足するものにするということ。競合他社との比較は表にしてわかりやすくすること。事業計画書の１ページ目に目次と要約を書くこと。新事業がぐんぐん伸びて既存事業を置き換えるような計画にすること。１７個（だっけ？）の要件をこじつけでもいから全て満たすような事業計画にすること、などが重要かなと思います。こじつけて作文する能力が問われています。
審査員は１案件を３人くらいが見るそうで、17個の要件をどれだけ満たしているかを見て点数をつけているらしいです。「地域に貢献する事業か？」みたいな項目も漏らさず書くようにしましょう。私の場合は日本に貢献するとは書いたけど地域に貢献するにはこじづけられませんでした。
市場調査については「市場は伸びている」という動向グラフではなく、オリジナリティのある市場調査をしたほうがよいでしょう。顧客にアンケートを取るとかSNSで意見を募るとかなんでもいいのですが、ネットサーフィンして情報取集するだけではなく、実際に動くことが大事です。
資金繰りについても、私の場合は何パターンかをシミュレーションしました。標準のパターン、予想より売れなかったパターン、銀行から融資が得られなかったパターン、補助金が採択されなかったパターン、と４種類くらいをシミュレーションしています。「補助金が得られなくても自己資金で作れるけど時間がかかってチャンスを逃してしまう。補助金が得られればスピードが加速される。」というストーリーにしています。補助金ありきではなく補助金がなくても自分でやるぞという意思を示しているわけです。
それから、私の事業では研究開発を伴うので「プロトタイプを作って実験して原理的に可能であることを確かめた。補助金がもらえれば手作業を自動化して汎用化して、これを１０倍の規模で作り直す」というストーリーにしています。
半導体のウンタラカンタラみたいなのを事業計画書に細かく書いたり、作る装置のことを詳しく書いてもきっと審査員には理解されないので、細かい原理や作る物の仕様についてはあまり触れず、適当なポンチ絵を描いて見せた程度です。
私の場合の一番の落とされる理由は、会社に私一人しかいないことで人的リソースが足りないことでした。社長一人の会社であるということが一番のリスクでしたが、なんとかクリアできたようです。
要件を漏れなく満たすこと、固定資産を取得すること、売れないリスクを考えて最悪のパターンでも資金繰りはなんとかなるということ、実現性も十分にあるということを書いて落とされる要因をすべてつぶしていきます。
落とされる理由をなくすことです。
いまやっている案件で、特殊な周波数の水晶が必要になりました。
その周波数を作るため、RenesasのXLH736***.***という水晶を購入したのですが、出てくる周波数がブレブレなのです。
オシロで見ると、矩形波が二重三重になっているし線も太い。
電圧間違えたかと思ったけど、そうでもない。
オシロについている簡易FFTで見てみると、なんだこりゃ！？
なんと2MHzの範囲にスペクトルが10本くらいあります。
自主的に拡散しているんでしょうか？
仕方がないから、FPGAの中でMMCMを2段使って自分で作りました。
MMCMを何段も通しているからジッタがひどいはずですが、それでも上記の水晶よりははるかにマシです。
それが↑のスペクトラム。
これで、装置は正常に動くようになりました。
技術書典１３に出展しました。
はじめての出展なのでルールがよくわからなかったのですが、技術書典では紙の本を頒布するには電子書籍が登録されていることが必要で、逆に紙の本がなくても電子書籍だけでも出展できるようです。
紙よりも電子書籍がメインのようなので、ぎりぎりまで校正できますね。
午前2時23分にようやく完成しました。全部で130ページ。
そういうわけで紙の本の当日会場での頒布はせずに電子書籍をメインとすることにしたのですが、やはり紙の本も欲しい方はいらっしゃると思うので、当日の朝２時ごろに原稿を仕上げてPDFをアクセアさんの麹町店に送って２冊だけ印刷してもらいました。
朝一で仕上がっていて、本当に助かりました！
当日の会場のようすはこんな感じです。
「見本誌」とペンで書いた本を２冊置いて、あと、ZYNQのボードとかを置いて座っていたら、わざわざ私に会いに来てくれる方も大勢いらっしゃり、楽しい一日でした。
技術書典で頒布予定だった本は、まだ出来上がっていません。
内容の検証をしつつ書いているため、あと2日くらいの徹夜が必要と思われます。
そのため、紙の本での頒布はあきらめ、当日は見本誌を置くことにして電子書籍メインとします。
お待たせしました！
Spartan-7ボード30台の実装が上がってきました。
基板の表面には、FPGA、DDR3メモリ(512Mbit)、USB2.0コントローラ、MIPI CSIのコネクタが乗っています。
裏面にはSDカードコネクタが乗っています。
SDカードを使う場合は、MicroBlazeやRISC-VなどのソフトコアのCPUを使ってください。
RaspberryPiカメラをMIPI CSIにつないで最大解像度で画像を撮ることもできるようになりました。最大解像度にすると1レーンあたりの伝送速度が900Mbpsを超えます。Spartan-7ボード試作機ではうまく受信できませんでしたが、今回の本番機ではCSIの配線を改善して、最大解像度でもノイズなく画像が撮れるようになりました。
USBは2.0 HighSpeedなのでOUT方向27Mバイト/秒、IN方向42Mバイト/秒くらいです。USBのコネクタはType-Cなので現代的になったかなと思います。
さて、いきなり残念なお知らせなのですが、半導体不足のため今年度で製造できるのはこれがすべてです。しかも、15個は販売先が既に決まっています。どんなに、どんなに営業を頑張っても売ることができる枚数は15枚しかないので、Spartan-7ボードについては営業を頑張らないことにします。
製品情報ページも、ゆっくり更新します。
https://www.tokudenkairo.co.jp/sp7/
Cosmo-Z 6台の製造が上がってきました。
半導体不足のため、今年度で製造できるCosmo-Zはこれがすべてです。
このうち5台はすでに行き先が決まっています。
半導体不足なんとかならないでしょうかねぇ・・
MSX3が発表されるというので、MSX DEVCONに行ってきました。
内容はNDAなので書けませんが、会場はみんなオッサン、私もオッサンでした。
みんな昔Z80のアセンブラでプログラムを書いていたマシンガーなんでしょうね。
FPGAとDACの間が安定してきたので、次はDACの出力を如何に崩さずに同軸ケーブルまで出すかを考えます。
まずDACの出力を完全差動アンプで受けて、その出力をケーブルドライブに適したOPアンプでバッファと増幅をして出力しています。
試しに完全差動アンプ直後での歪率を測ったら-80～-86dB程度でした。(DACの出力は差動の電流出力なので直接測ることは適切ではない)
そもそもこのDACのSDFRは-80dBくらいなので、十分なのでしょう。
さて、これをOPアンプでシングルエンドの信号に直すわけですが、OPアンプの構成には、反転アンプ、非反転アンプ、差動アンプと3種類の作り方があります。
最初、この出力段OPアンプを通った信号の歪率が-55dBくらいだったので非常に悩みました。
大きな原因は電源電圧を±2.5Vで運用しようとしていたことでした。
使おうとしていたOPアンプ(AD8021)はレールツーレールではないので、電源±2.5Vでは±1Vを出すこともきついのです。これを改善するには電源電圧を±5Vに上げるしかないわけです。
それから、OPアンプの種類も重要で、AD8021だとどうしても-60dBまでしかいかないのに、THS4041やOPA211だと-80dBをクリアできたのです。まったく同じ回路構成なのにです。
さんざん悩みましたが、OPアンプによって歪は1/(1+Aβ)で圧縮されるからゲインを下げるようなことはしちゃいけないのかもしれないと思い、帰還コンデンサを外してみました。
するとなんと、歪率が劇的に改善したのです。
OPアンプの回路構成をいろいろ変えて実験してみたところ、次のような結果になりました。
これで、AD8021を出力段に使って-80dBクラスの正弦波を出すことができるようになりました。
THS4041やOPA211ではだめなのかというと、だめなのです。OPA211は計測用のOPアンプでケーブルドライブを想定していませんし80MHzまでのものなので20MHzや30MHz付近の信号を生成した場合に力不足です。THS4041は、2以上のゲインを持たせた場合の周波数特性はD8021のほうが優れます。
だから、高速でパワーのあるDAC出力を作るためにはAD8021が使いたかったのです。
あと、測定器の中のLPF(80kHz)をONにすると、100kHzの正弦波を入れた場合の歪率は-120dBまで下がりました。200kHzや300kHzの成分が抑圧されたためでしょう。
一方、5kHzの正弦波を出力して19kHzのLPFをONにしても、-80dB程度であまり変化はしませんでした。
以上のことから、
と推定されます。
これでようやく究極のDACボードの完成に近づきました。
20Gspsの高速オシロとアクティブプローブで再びバッファの効果を測ってみました。
まず、クロックですがこのくらい変わります。
バッファなしの場合は山と谷の後半でデータバスが遷移するのでクロストークが生じて波形が乱れます。
データバスのほうは他のデータバスが遷移するためクロストークで立ち上がりや立下りがぼやけます。
なお、等長配線をするべきかどうかというと、それはあまり気にしなくても大丈夫です。電気信号は基板上を1nsに15cm進むのですが、仮に3cmの配線長の差があったとしても200psしか違いません。
電位差の有無によって隣の配線とのインピーダンスも変わってくるし、隣の配線がL→Hに遷移したときのクロストークによって別の配線がL→Hに立ち上がる時間も変わってきます。
こういったシングルエンド信号では、「データはバラバラに遷移するけど全部落ち着いたころにクロック」がやってくるというしくみで動いています。あまり等長配線には気を使わなくてもよく、クロックだけ気を付けば動くのが普通です。
隣の配線がLかHかということでも隣の配線とのインピーダンスが変わるので、信号が伝わる時間も変わってきます。つまり、等長とインピーダンスは悩んでも無駄です。シングルエンドでは仕方がないのです。
ただ、今回のDACはFPGAからの距離が長いため、反射とクロストークによって波形が乱れてしまい、スウィートポイントが見つけにくくなっています。特にたくさんのビットが遷移するときには残されたビットへのクロストークによって閾値を超えてしまってデータが化けるのでしょう。
逆に言えば、シングルエンドのLVCMOSパラレルでデータを伝送できるのはこのくらいの周波数が限界なのではないかなと思います。
そもそも、FPGAと接続するICが普通のディジタルICなら信号のスルーレートや電流を上げれば250MHzくらいは余裕で行くのですが、今回はDACなのです。FPGAからの強い信号を受けるとノイズになってアナログに漏れてきます。
それに、パラレル・シングルエンドのディジタル信号は帰りはGNDを通って帰るわけです。AGNDと単純に分離したってノイズが劇的に減るわけではありません。
まとめると、DACのノイズは次のような理由で生じます。
この問題を解決するにはFPGAのすぐ近くにDACを置くことなのですが、それはそれで別のノイズの問題を引き起こします。
FPGAとDACを単純につないだだけではうまくいきません。
簡単なように見えて、綺麗に正しく高速に動かすのは意外と難しいことなのです。
最近のコメント