PCI Expressの基板を出図
ようやくPCI Expressの基板が出図できました。
実装仕上がりは約3週間後。
その後、FPGAの中身を一週間で設計し、今月末には完動の予定。
それに先立って、最近は評価ボードを使って
PCI Expressの評価を行っていますが、速度的にはあまり速くないですね。
シリアルパラレル変換とか、パケットの組み立てとか、コンプリートとか、
そういうやりとりを行わなければならないのですが、
1ワードを転送するのに、数μ秒かかります。
それに、PCI Express x1の構成では、通信の速度は2.5Gbpsだけれども、
8b/10b変換を行っているから、データの部分に使えるのは2.0Gbps。
しかし、普通のPCのマザーボードでは、ペイロードのサイズは128バイトや256バイトに
制限されてしまってパケットが細切れになって、
ヘッダやCRCが挿入され、チェックしたりいろんなことをやるので、遅い。
マザーボードのチップセットとかにもかなり影響されるのでしょう。
Ack/NAckプロトコルがスループットを下げる要因なのか、
それとも他のところに要因があるのか。
実効的な速度は、Maxの通信帯域の半分くらいかなという印象です。
最近のコメント