関数型言語ã§é«˜ä½åˆæˆã‚’ - ãªã¤ãŸã‚“最近schemeを勉強ã—ã¦ã„ã¦æ€ã£ãŸã“ã¨ã€‚ 「関数型言語をãã®ã¾ã¾è«–ç†åˆæˆã§ããŸã‚‰ãŠã‚‚ã—ã‚ããªã„？〠ASIC/FPGAã®ä¿¡å·å‡¦ç†ã®é–‹ç™ºã¯ã€ ①処ç†ã®ã‚¢ãƒ«ã‚´ãƒªãƒ ã‚’æ•°å¼ã§æ›¸ã ②アルゴリズムをC言語ã«æ›¸ãç›´ã™ã€‚（C言語ã§ãƒ†ã‚¹ãƒˆã‚’è¡Œã†ï¼‰ â‘¢RTLã¸å¤‰æ›ã™ã‚‹ã€‚ ã®3段階ãŒä¸»æµã§ã™ã€‚RTLã®å¾Œã‚‚ã„ã‚ã„ã‚ã‚ã‚‹ã®ã§ã™ãŒã€Verilogãªã‚ŠVHDLã¾ã§è¡Œã£ã¦ã—ã¾ãˆã°ã€ã‚ã¨ã¯æž¯ã‚ŒãŸæŠ€è¡“ãªã®ã§ä½•ã‚‚手を入れる必è¦ãŒãªã„。SystemCã¨ã‹ã¯â‘¡ã¨â‘¢ã®é–“全体をå—ã‘æŒã¡ã€é«˜ä½åˆæˆãƒ„ールã¨ã„ã†ã®ã¯â‘¡ã‹ã‚‰è‡ªå‹•çš„ã«â‘¢ã‚’作る。ã–ã£ãã‚Šã„ã†ã¨ãã‚“ãªæ„Ÿã˜ã€‚ â‘ ã‹ã‚‰â‘¡ã®æœ¬è³ªã¯ã€é€æ¬¡å‡¦ç†ã®è¿½åŠ ã§ã‚る。 16個ã®ã‚る値を足ã™å‡¦ç†ã‚’考ãˆã‚‹ã¨ã€â‘ ã®æ®µéšŽã§ã¯ã€y = Σni (1 <= i <= 16)　ã®ã‚ˆã†ãªè¡¨ç¾ã«ãªã‚Šã€ã“ã“ã«æ™‚é–“ã®æ¦‚念ã¯ãªã„。一般的ãªãƒ—ãƒã‚»ãƒƒã‚µã¯åŒæ™‚ã«å‡¦ç†ãŒã§ããªã„ã®ã§ã€C言語ã§ã“ã®æ•°å¼ã‚’表ã™ã¨ã€ã“ã®ã‚ˆã†ã«ãªã‚‹ã€‚ i
{{#tags}}- {{label}}
{{/tags}}