達人出版会からFPGAでCPUを作ろう〜FPGAで、あなたも自分がデザインしたコンピュータを動かせる〜が出版されました。長らくβ版でしたが、6月22日にようやくβが取れ、正式版になりました。 内容 現在比較的入手しやすいFPGAボードを使って、自作CPUを動かしていきます。回路記述にVerilog-HDLやVHDLでなくNSLを使うところが特徴的です。NSLの説明は、Overtone様のWebで読むことができます。きっちりCPUを作り込むというよりは、作っていく様子がよく分かるようになっています。著者がソフトウェア寄りの人なので、時々ふっと違う発想が出てきて面白いです。本文にSICPやプログラミング言語AWKが出てくるFPGA本は、この本だけです。 CPUの創りかたと比べて CPUを作ってみよう！系の本では、CPUの創りかたが有名です。ざっくり比較するとこうなります。 FPGAでCPUを作

サポートサイト著者によるサポートページが公開されています→『FPGAでCPUを作ろう』サポートページ 書誌情報 著者: 岸本誠 発行日: 2012-03-21 最終更新日: 2012-06-22 バージョン: 1.0.0 ページ数: 112ページ(A4PDF版換算) 対応フォーマット: EPUB, PDF 出版社: 達人出版会 対象読者 プロセッサの設計方法についての知識はあるが、FPGA を使ったりといった電子工作の経験はない、という方。あるいは、電子工作の経験はあるが、プロセッサの設計方法はよくわからない、という方。 著者について 岸本誠 計算機科学を専攻した後、プログラマとして働く。プログラマとしてした仕事としては、Globus Toolkit と計算アプリケーションの間で使うミドルウェアに関係した開発と調査だったが、GT 3 と 4 で採用されていた XML ウェブサービス（ SO

ESL言語と言えば，C言語を拡張した言語が多い。C言語をベースにすることで，ソフトウェア設計者にもハードウェア設計への道を開く----C言語ベースのESL言語の謳（うた）い文句である。そうしたESL言語の中で異彩を放つのが，米Bluespec, Inc.のBluespec SystemVerilog（以下BSV）。Bluespecは「BSVをハードウェア設計者向けのESL言語」と言ってはばからない（Tech-On!関連記事1）。 こうしたBluespec社のラブ・コールのせいかどうかは不明だが，BSVに関心を寄せるエンジニアは多い上，おおむね評価も高い（同2，同3）。玄人受けしていたBSVだが，日本上陸には時間がかかった。1年ほど前にサイバネットシステムがBluespecと代理店契約したばかりである（同4）。

面白い。8章がまるまるHaskellでハードウェア記述です。Lavaというライブラリを使っています。 http://raintown.org/lava/ FPGAの実装まで書いてあるので、興味ある人は買うべし！ 8章の翻訳は非常に良いレベルです。下手なEDAツールの直訳パンフよりもわかりやすいです。

2010年6月10日、ESL合成ツールを手掛けるBluespec社の日本代理店を務めるサイバネットシステムは、富士通がBluespecのESL合成ツールを採用した事を発表した。 プレスリリース文 サイバネットによると、富士通は独立行政法人新エネルギー・産業技術総合開発機構（NEDO）から委託されている「メニーコア・プロセッサ技術の先導研究」において、サーバー向けプロセッサのハードウェア・アーキテクチャの探索・設計にBluespecのESL合成ツールを利用した。 同設計事例の詳細は、7月13日に開催予定の「Bluespec User Group Meeting 2010」にて発表される予定となっている。 富士通　高村 守幸氏 （エンタプライズサーバ本部長付）のコメント： 「32 コア、48 コア、64 コアといったメニーコア・プロセッサのプロセッサ相互結合網を開発する場合、その通信パターンの

時代は並列コンピュータのようなので、迷路の問題を解くための並列ハードウェアをVerilogで作ってみました。 元ネタはこちら http://okajima.air-nifty.com/b/2010/01/post-abc6.html アルゴリズム 迷路をグラフで表します。 迷路の1マスに1つのプロセッサを割り当てます。 プロセッサは次の事を行います。 1つのプロセッサは１つのscoreを持ちます。 scoreの初期値は、全て最大値から始まります。例外的にスタート地点のみ0から始まります。 壁に割り当てられたプロセッサのscoreは、最大値から変化しません。 通路に割り当てられたプロセッサは、上下左右に接続されたプロセッサのscoreのうち、一番小さい物に1足した値を自分のscoreにします。 全てのプロセッサを同時に動作させ、ゴールに割り当てられたプロセッサのscoreが最大値から変化した

国内の新興EDAベンダーである「シグナル・プロセス・ロジック」は，四則演算用のVerilog-HDLコードを自動生成するソフトウエア「CodeSqueezer Basic」を，EDSFair 2010（1月28日と29日にパシフィコ横浜で開催）に出展した。

参考：こんなRuby言語 - 檜山正幸のキマイラ飼育記 参照元にコメントで書いちゃうとネタバレっぽいのでこっちに書いときますが…こっちのRubyは、1990年前後に開発されたハードウェア記述言語（回路記述言語）です。 ここにホームページもあります。今現在メンテされてるのかは知りませんが。 名付け親はMary Sheeranという女性の方で、ハードウェアの形式検証な人です。ちなみに、Hardware Design and Functional Programming: a Perfect Match なんていう論文を発表したりしてます。こっちの方が興味引く人いるんじゃないでしょうか。 Hardware Design and Functional Programming: a Perfect Match, by Mary Sheeran, Journal of Universal Comput

Verilogの規格書を見ていたら面白い機能を見つけました。他の言語で見たことが無い機能なので紹介します。 Verilog の$fopenはCのfopenと同じように、ファイル名とファイルタイプを指定して呼び出します。戻り値multichannel descriptorはintegerで受けます。 integer fd1, fd2, fd3; fd1 = $fopen("foo.txt", "w"); fd2 = $fopen("baa.txt", "w"); ここまでは普通の言語と同じですが、Verilogではmultichannel descriptorのorを取る事ができます。 fd3 = fd1 | fd2; $fdisplay(fd3, "hello"); fd3を使った出力はfd1(foo.txt)、fd2(baa.txt)の両方に同じ値を出力します。またfd3 = fd1 |

とりあえず Parsecをちゃんと使えてるかどうかをチェックしたいので semantic valueの処理は全然作り込んでいなくて パースした文字列を表示する処理だけ書いています。 declarationを書いているのだけど、どんどん繋がっていってキリがないので 一旦 module_itemで切ってソースを貼っておこうと思います。 portのシンタックスってこんなに複雑だったっけ。 あと、BNFに明示されてないけど spaceの扱いをちゃんとやろうとすると 記述が長くなってしまいます。 それから、いまのところ tryをふんだんに使っています。 module Vparsec where import Text.ParserCombinators.Parsec import Text.ParserCombinators.Parsec.Expr {-- File input version --