RISC(reduced instruction set computer、縮小命令セットコンピュータ)とは、CPUの設計方針の一つである。今日の(32bit以上の)CPUは、CISCとされるIntel/AMDのx64系以外は、ほぼ全てRISCであると考えて差し支えない。
単純な命令を組み合わせ、スループットを向上させる思想に基づいて構築された機械語の命令セット(ISA)、およびそれに基づいて設計されたCPUである。1980年代にデイビッド・パターソン(RISC-Iの開発者)とジョン・ヘネシー(MIPSの開発者)によって提示されたコンセプトで、命令を細かいステップに小分けして並列実行する「パイプライン」を円滑に動作させることを主眼にしている。概ね次のような特徴を持つ。
固定命令語長: メモリから読み込んだ機械語を解読し、どのユニットで実行するべきか決める「デコード」を効率化するため、命令のビット長を固定する。これにより回路を単純化できる。従来の命令セット(CISC)では命令語長が可変長であるため、ある一つの命令のデコードが終わらなければ次の命令の語の位置が判らず、複数の命令を同時にデコードするのが困難であった。
全ての命令を1クロックサイクルで実装する:パイプライン処理をスムーズに進めるため。複雑な命令は単純な命令を組み合わせて実行する。
命令はワイヤードロジックのみで実装:複雑な命令を持つCISCプロセッサは一部の複雑な命令をマイクロプログラムとしてソフト的に実装しているが、RISCはハード的な論理回路(ワイヤードロジック)で実装できるものに命令を限っている。これもパイプラインの処理時間を揃えるためである。
ロード/ストア・アーキテクチャ:メモリへアクセスする命令をロード命令とストア命令だけに限定。演算はレジスタ同士でしか行わない。これによりパイプラインの処理時間が揃い、またデコーダーが簡単になる。
多数の汎用レジスタを備える:ロード/ストア・アーキテクチャを採用すると必然的に多数のレジスタが必要になるため。またこれによりプログラムの自由度が高まる。
この他、MIPSやSPARCなどのやや古い典型的なRISCでは分岐命令の直後の命令を先行して実行する遅延分岐スロットなどの特徴もあったが、あまり好まれず、RISC-Vなどの最近の設計では採用されない。PowerPCやARMなどの非典型的なRISCプロセッサは元々採用していない。
「機械語」の項目と重複するが、主なRISCプロセッサの系譜を列挙する。
掲示板
掲示板に書き込みがありません。
急上昇ワード改
最終更新:2024/12/22(日) 23:00
最終更新:2024/12/22(日) 23:00
ウォッチリストに追加しました!
すでにウォッチリストに
入っています。
追加に失敗しました。
ほめた!
ほめるを取消しました。
ほめるに失敗しました。
ほめるの取消しに失敗しました。