Tabula�́A�v���O���}�u�����W�b�N�̈�Ɏ��������H�I�ɍč\�����A�������ŏ��������邱�ƂŎ����I�ȃ��W�b�N�K�͂��g������u3PLD�v����|����V���x���_�[���B���I�č\���Z�p�͂���܂ł��܂��܂Ȋ�Ƃ���Ă������̂́A��ʓI�ȕ��y�ɂ͎����Ă��Ȃ��B3PLD�͂��������ߋ��̃`�b�v�Ƃ͈Ⴄ�Ƃ����B
�@�u3PLD�iProgrammable Logic Device�j�v�ƌĂԓƎ��A�[�L�e�N�`����FPGA����|����Tabula�i�^�u���j��2011�N10��18���A�����s���ŋL�҉���J�Â��A���i�̓����⎖�Ɛ헪�Ȃǂɂ��Đ��������B���Ђ͕č��J���t�H���j�A�B�T���^�N�����ɖ{�Ђ�u���V����FPGA�x���_�[�ŁA�n����2003�N�ł���B2011�N�ɓ����Ă�����{�����ł̎��ƓW�J�������������Ă���A5���ɂ͑g�ݍ��@��̑����W����u��14��g���݃V�X�e���J���Z�p�W�iESEC2011�j�v�ɏo�W���i�Q�l�L������1�j�A6���ɂ͓��{���������J�݂��Ă������i�Q�l�L������2�j�A���{�ŋL�҉���J�Â���͍̂����߂Ă��B���Ђ̑n�Ǝ҂ŎВ����ō��Z�p�ӔC�ҁiCTO�j�߂�Steve Teig�����o�d�����B
�@Teig���́A��̖`���œ��Ђ�FPGA���i���u������FPGA����A�V���ȃN���X�̃v���O���}�u���f�o�C�X���v�ƕ\�������B�u���̖����悤�ȍ����@�\���A��ʐ��Y�̋@��ɑg�ݍ��߂�悤�ȒႢ���i�Œ���v�i�����j�B������\�ɂ���̂�3PLD�A�[�L�e�N�`�����Ƃ����B�v���O���}�u�����W�b�N�̈�Ɏ��������H�I�ɍč\�����A�������ŏ��������邱�ƂŁA�����I�ȃ��W�b�N�K�͂��g�����铯�ГƎ��̋Z�p�uSpaceTime�v�Ɋ�Â��A�[�L�e�N�`���ł���i�ڍׂ́A��L�́u�Q�l�L������1�v�������������������j�B����ɂ������I�ȃ��W�b�N�K�͓�����̃`�b�v�ʐς�}������̂ŁA���i��Ⴍ�ݒ�ł���Ƃ����B
�@Tabula�͓��Џ���3PLD���i�ł���uABAX�i�G�C�o�b�N�X�j�v�\�ς݂ŁA�ꕔ�i��ɂ��Ă͊��ɏo�ׂ��n�߂Ă���A�J���L�b�g�������B��L�̎Q�l�L���Ŋ���̒ʂ�AABAX�̎��̂�SRAM�x�[�X��FPGA�ł���A���̓_�ł͑��FPGA�x���_�[��Xilinx��Altera��FPGA�ƕς��Ȃ��B3PLD�A�[�L�e�N�`����K�p���邱�ƂŁA�����̍ő��x���_�[��40nm�v���Z�X����Ő�������FPGA�̍ő�K�͕i���������@�\����������i���u��ʍw�����Ȃ�200�ăh���ȉ��̒P���Œł���v�iTeig���j���Ƃ����݂��Ƃ���B
�@�������A���I�č\���Z�p���̗p�������W�b�N�`�b�v�́A����܂ł����܂��܂ȐV���x���_�[�����g��ł������̂́A���L�����y����Ƃ����ɂ͎����Ă��Ȃ��B����ɂ���Teig���́A�u���Ђ�3PLD�́A���������ߋ��̓��I�č\���`�b�v�Ƃ͑傫��2�̓_�ňقȂ�v�Ǝ咣�����B1�ڂ͉�H�̓��I�č\���ɗv���鎞�Ԃ����番��1�Ɣ��ɒZ�����ƁA2�ڂ͓��I�č\�����g��Ȃ���ʓI��FPGA�Ɛv�t���[���ς��Ȃ����Ƃ��Ƃ����B�u�ߋ��ɒ�Ă��ꂽ���I�č\���`�b�v�́A���[�U�[�ɐv��@�̕ύX�������Ă����B3PLD�ł́A���I�č\���Z�p�̓c�[�����S�Ď����I�ɏ�������̂ŁA���[�U�[�͂�����ӎ����邱�ƂȂ��A�����̐v�t���[�����̂܂ܓK�p���ĊJ���ł���v�i�����j�B
�@3PLD�̕��y�Ɍ�����Tabula���܂��_���̂́A�L��/�����̒ʐM�C���t���@��̎s��ł���BTeig���́A�u3PLD�A�[�L�e�N�`����FPGA���̂��̂́A�ǂ�ȃA�v���P�[�V�����ɂ��g����B���������Ђ͂܂��K�͂���������Ƃł���B�S�ẴA�v���P�[�V�������T�|�[�g���邱�Ƃ͂ł��Ȃ��B�����ŁA�܂��͐������̍����ʐM�C���t���@��̎s��ɓI���i���ĕ��y�Ɏ��g�݁A���ꂩ�瑼�̎s��ɂ��L���Ă����Ƃ����헪���v�Əq�ׂ��B�����ɂ��ƁA�uiPhone�Ȃǂ̃X�}�[�g�t�H���́A���㍂�Ō���ΐ��E�̌g�ѓd�b�@�s���5���ɂ����Ȃ����A�f�[�^�ʐM�ʂ��ɂ߂đ傫���A�ʐM�C���t���̑ш敝��90��������Ă���Ƃ������v�Ƃ����B�u�X�}�[�g�t�H���̕��y�͍��コ��ɐi�ނƌ����܂�Ă���A�ʐM�C���t���@��̐��\�����߂邱�Ƃ��}���ɂȂ��Ă���BTabula�ɂƂ��ẮA���ꂪ�傫�ȏ��@�ɂȂ�v�i�����j�B
�@���ɒʐM�@��̑�胁�[�J�[��ABAX���ʐM��n�ǂɑg�ݍ���ŕ]�����Ă���A�u�������Ђ�����\�����[�V�����ɔ�ׂāA3�{�̒ʐM�ʂ������ł����B����ɁA��n��1�䓖����̃R�X�g�𐔕S�ăh�����팸�ł����v�iTeig���j�Ƃ����B
�@���̑�Teig���́A3PLD�̑�2����i���J�����ł��邱�Ƃ����炩�ɂ����B��1����̌��s�i��TSMC��40nm�v���Z�X�Z�p�Ő������Ă���̂ɑ��A��2����i�ł̓v���Z�X�̔�����i�߂�B�������A�u�ڍׂ�2012�N�ɔ��\����v�i�����j�Ƃ��A��̓I�ȃv���Z�X�����i�̎d�l�ɂ��Ă͖��炩�ɂ��Ȃ������B
Copyright © ITmedia, Inc. All Rights Reserved.