User Web Areas This web server hosts our users' own web areas. These User Web Areas are provided by individuals or groups at our University in a personal capacity; if you are looking for the University's official web site please see The University of York instead. Creating your own user web area If you are a member of the university visit this page for instructions on creating a web area.

FPGAボード（Spartan-3Eスタータキット，またはSpartan-3Aスタータキット）で動作するCPUをVerilog HDLで設計します． さらに，そのCPUをターゲットとするアセンブラとコンパイラも設計します． ソースコードはかなり簡潔に書かれており，コード量がかなり少ない（約250行程度）にもかかわらず，必要最低限の機能をもったＣＰＵがＦＰＧＡボードで正しく動作します． ソースコードの簡潔さに重点をおいているので，回路が使用するリソースや効率化は重視していません． 論理合成ツールの安定性とVerilog HDLの基本構文のみ用いることを考慮し，ソースコードは原則Verilog-95に準拠しています． Verilog 2001などでも論理合成可能です．アセンブラはPerl，コンパイラはflexとbisonで記述されており，きわめて少ないコード量で正しく処理することができます．

Verilog-HDL 入門 私は，LSI に関する研究をしているため，回路をテキストで記述する（ネットリストを書く）ことがあります。これが，結構面倒くさい！！ ある時ふと「Verilog」で回路を設計してみようと思い，記述してみると Verilog で記述する方が“ん10倍”楽でした（← 専門の人からすると，当然だと思いますが…）。 今回，Verilog に関する自分用のメモとしてこのページに残すことにしました。ただし，私は Verilog-HDL の専門家ではないので，誤った記述が多々存在するかもしれません。その場合には，ぜひご一報ください。 （注：プログラムも表も，キャプションを全て“図”としています） メインメニュー Verilog-HDL とは Verilog シミュレータと波形表示ソフトのインストール いりなり Verilog を書いて，シミュレーションしてみる Verilog

基礎知識 ツールを使い出すと、いきなり知らない言葉が出てきます。知らないままで使ってもいいのですが、知っていた方が何かと便利なので、簡単に説明します。 FPGA/CPLD ＦＰＧＡ／ＣＰＬＤと言うのは、実際のデバイスです。 ＦＰＧＡは、Field Programble Gate Array の略で、内部構造がＲＡＭになっているものが多いです。 ザイリンクス社のvirtex、スパルタン、アルテラ社のＦＬＥＸ、ＡＰＥＸ、ＡＣＥ等が、この中に入ります。 一般的に高性能のものが多く、複雑な回路が構成できます。 ただし、同期回路という方法で設計しないと動かないなど、ある程度の内部構造の知識が必要です。 最近のデバイスは高性能になっているため、２０ＭＨｚくらいまでは内部構造を無視しても、動作はします。 内部構造がＲＡＭになっているため、外部にＲＯＭが必要です。通常はシリアルＲＯＭを使用します。

2005. 1.11 販売代理店リンク追加 2004.12. 2 走り書き 2004. 8.16 公開 Xilinxが販売しているSpartan3搭載のスターターキットです。 内容物はサポートページにある通り様々なインターフェースを持ったFPGAボードと、ダウンロードケーブル、電源まで付属していて、パラレルポートを持ったＰＣさえあれば、FPGAのデザイン作業を一通り行うことが可能です。 サポートページからは、サンプルや回路図、関連資料等が誰でもダウンロード出来るようになっていて、ユーザーならずとも、いろいろ参考になります。 特に、「Spartan-3 スタータ キット ボード ユーザー ガイド」には、VGAやPS2のタイミング、キーコード表へのリンクなどの情報が満載でお勧めです。 値段も$99と破格なので、販売促進が主な目的だと思われます。そのため買えるときに買っておかないと、あっという間