ロードマップでわかる!当世プロセッサー事情 第786回
Xeon 6は倍速通信できるMRDIMMとCXL 2.0をサポート、Gaudi 3は価格が判明 インテル CPUロードマップ
2024年08月26日 12時00分更新
前回でXeon 6についての解説はおおむね終了しているが、2つほど細かい話が抜けているのでその補足をしつつ、最後にGaudi 3の情報アップデートについて説明する。
Xeon 6向けのMRDIMMが出荷開始
連載785回にもあるが、Xeon 6世代ではDDR5で最大6400MT/秒をサポートするのに加え、MCR DIMMのサポートがあり最大8800MT/秒に対応するとされる。
この説明はCOMPUTEXのタイミングなので6月第1週だったが、6月16日にMicronはXeon 6向けにMRDIMMのサンプル出荷を開始した。量産出荷は今年後半を予定していることも発表された。
MRDIMM、あるいはMCR DIMMと呼ばれるものの仕組みは連載723回で説明している。連載736回で示した下のスライドの方がわかりやすいかもしれないが、従来Registered DIMMと呼ばれていたものはクロック信号、Address/Command、データという3種類の信号すべてについてDIMM上に置かれたレジスター(要するにバッファである)を介することで、信号の波形の乱れをレジスターで補正できるため、安定してDRAMチップとの通信が可能になるというものである。
このレジスターを改良というか魔改造(?)し、ホストとの間を倍速で通信できるようにするとともに、Rank 0/Rank 1の両方のDRAMチップに対してインターリーブ的に通信できるようにしたのがMRDIMMである。最初のMRDIMMは8800MT/秒となっているが、これはホストとレジスターの間の速度であり、レジスターとRank-0 DRAMあるいはRank-1 DRAMの間は4400MT/秒となる。
これにより、転送速度が従来のDDR5-4400の倍になるほか、1枚のDIMMに搭載できるRankの数を倍増できるので、DIMMあたりの容量も大きくできる(その分DIMMも大型化するが)。ただし現状でもDDR5で複数枚のDIMMを装着すると転送速度が4400MT/秒あたりに落ちる。というより、これを超えると安定して動作しないため、MRDIMMを利用する場合も当然1chあたり1枚となる。
実質的には従来2枚のRegistered DDR5 DIMMを1枚のMRDIMMに置き換えることになるため、トータルでの容量そのものは増えないかもしれない。
なおMCR DIMM(Multiplexer Combined Ranks DIMM)と称しているのはインテルだけで、他社はすべてMRDIMM(Multi-Capacity Rank DIMM)と称しており、内容は変わらない。したがって以下はMRDIMMで統一する。
さてこのMRDIMMだが、実は主要なFCLGA4677対応のサーバー向けマザーボードは半分くらいは1 DIMMスロット/チャンネル構成になっている。ただ残りの半分は2 DIMMスロット/チャンネルである。例えばSuperMicroのHyper SuperServer SYS-221H-TNRの場合、Socket 1つあたり16本のDIMMスロットが装備されている。
ところがMRDIMMの場合、仮に使っていなくても空きのDIMMスロットが配線上にあるだけで信号波形の乱れにつながるためか、基本1 DIMMスロット/チャンネルでないときちんと動かないらしい。今回ソケットをFCLGA 4677からFCLGA 4710に変更した理由は、既存のFCLGA 4677のままでは2 DIMMスロット/チャンネルのマザーボードでMRDIMMがきちんと動かないから、というあたりもあるのではないかと筆者は疑っている。
下の画像についてもう1つ話がある。Mem Channelの所を見ると、通常のRegistered DIMMに関しては6400MT/秒までであるが、問題はMRDIMMについてである。
そもそもMRDIMMをサポートするのはPコアのXeon 6のみ。つまりGranite Rapidsのみとされている。これはXeon 6700、すなわちFCLGA4710だけでなくFCLGA 7529(と言われている巨大なソケット)のXeon 6900も同じであり、要するにSierra Forest用のコンピュート・タイルに搭載されたDDR5のメモリーコントローラーはMRDIMMのサポートが省かれているらしい。
これは正直理解できない話で、いくらPコアに比べて性能が低めといっても、Xeon 6900の方のSierra Forestは最大288コア/576スレッドであることがすでに発表されている。
Xeon 6900だから12chのDDR5 I/Fを持つが、DDR5-6400のピーク値でも最大で614.4GB/秒。コアあたりで言えば2.1GB/秒程度、スレッドあたりで言えば1GB/秒そこそこでしかない。こういう比較が正しいかどうかわからないが、例えばAtomベースのIntel N100ですら4コアに対してDDR5-4800が提供されるから、コアあたりの帯域は9.6GB/秒はある計算で、本当にこれで十分な帯域なのか? は正直理解できない。
MRDIMMをサポートしたとしてもコアあたり2.93GB/秒程度、Threadあたりで1.5GB/秒弱でしかないから、サポートしてもたいして性能改善につながらない、という考え方もあるのかもしれないが。
また6700シリーズのPコアは最大で8000MT/秒というあたり、おそらくLCCのコアに搭載されたメモリーコントローラーは8000MT/秒止まりで、8800MT/秒はHCC/XCCコアのみのサポートだろう。技術的な問題というよりは、製品グレードによる差別化が主な目的であるように思われる。
この連載の記事
-
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU -
第800回
PC
プロセッサーから直接イーサネット信号を出せるBroadcomのCPO Hot Chips 2024で注目を浴びたオモシロCPU -
第799回
PC
世界最速に躍り出たスパコンEl Capitanはどうやって性能を改善したのか? 周波数は変えずにあるものを落とす -
第798回
PC
日本が開発したAIプロセッサーMN-Core 2 Hot Chips 2024で注目を浴びたオモシロCPU -
第797回
PC
わずか2年で完成させた韓国FuriosaAIのAIアクセラレーターRNGD Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ