■後藤弘茂のWeekly海外ニュース■ 半導体メーカーはファブレス化へと進む

●半導体製造がよりリスキービジネスになった

　AMDはシリコン製造Fabをスピンオフして、ファブレスのビジネスモデルへと転換する。これは、半導体業界の大きなトレンドを象徴している。それは、半導体製造の分業化だ。

　半導体メーカーは、自社Fabを持つIDM(独立半導体メーカー)と、自社Fabを持たないファウンドリに二分されている。AMDの創設者でCEOだったW.J.(Jerry) Sanders, III(ジェリー・サンダース)氏(現名誉会長:Chairman Emeritus)の有名なセリフ「Real men have fabs(真の男ならFabを持つ)」に表されているように、これまでは、IDMが本格的な半導体メーカーで、ファブレスは半人前のようなイメージがあった。

　しかし、今、業界には地殻変動が起きている。AMDだけでなく複数のIDMが、ロジック半導体製造から脱落して行きつつある。一例を挙げると、ソニー&ソニー・コンピュータエンタテインメント(SCE)は、当初、Cell Broadband Engine(Cell B.E.)などゲーム機向けの最新チップを製造する先端Fabを、自社で保有する戦略を立てていた。付加価値の高い新ゲーム機向けチップを製造することでFabの減価償却を進め、その後は、枯れたプロセスで他の製品を作るというモデルだった。しかし、現在、ソニーグループは戦略を転換して、先端プロセスで製造するCell B.E.は、外部に頼る方針へと変わっている。

　この傾向が続くと、最終的に半導体産業は、チップを設計・販売するファブレスメーカーと、チップを製造するファウンドリに完全に二分されるようになってしまうかもしれない。自社で設計から製造まで行なうメーカーはさらに少数となり、最後はIntelのような超大手しか残らなくなるかもしれない。

AMDの再編成 (PDF版はこちら)

●急激に増えるプロセス開発とFab建造のコスト

　なぜそんな変化が起きつつあるのか。その理由は、半導体Fabの建造や、プロセス技術開発のコストが膨れあがっているからだ。これらのコストは、この先もますます膨れる傾向にある。そのため、半導体製造は、投資規模の大きなリスキーなビジネスになろうとしている。

　元々、半導体ビジネスは投資が極めて大きく、リスクが大きかった。しかし、IDMとして自社の製品を製造する場合、成功すればリターンも大きい。製品が成功して売れると、製造量が増えてFabが回転し、Fabの減価償却が進み、結果として利益が大きくなるからだ。その反面、製品が失敗すると、製造量も少なくなり、Fabが遊んでしまい、Fabの減価償却が滞り、利益が減る。当たれば大きいが、失敗すると傷も深いのが、IDMのモデルだ。

　そして、現在の問題は、このリスクがますます大きくなりつつあることだ。IDM方式は、投資規模が大きくリスクが巨大なため、段々と見合わないモデルになりつつある。IDMは、リスクを背負ってFabへの膨大な投資を維持するのか、製造はファウンドリ(Foundry)に委託するのか、その二者択一を迫られつつある。結果として、ファブレスとファウンドリという組み合わせが支配的になる可能性が出てきた。

　x86 CPUの狭い世界だけで見ていると、AMDのファブレスへの移行は、Intelとの競争に敗れてFabを売却するように感じられるかも知れない。しかし、半導体業界全体のトレンドから見ると、違うビューが浮かび上がってくる。ロジックIDMの半導体製造からの脱却は、全体的な潮流であり、AMDはその中にあるとも言える。半導体産業の構造的な変化の一例がAMDとなるのだ。

●2世代毎にFabは1.5倍、プロセス開発は2倍のコスト増

　構造的な変化を起こすほどの、Fab建造とプロセス開発のコストの増大。具体的には、どの程度増大しつつあるのだろう。これについては、AMDが具体的な数字を示している。AMDは先月開催したアナリスト向けカンファレンス「2008 Financial Analyst Day」の中で、同社からスピンオフするチップ製造ベンチャー「The Foundry Company(仮称)」の背景として、Fab建造とプロセス開発のコストについて説明した。

　まず、先端プロセスの開発コストについては、90～65nmプロセスが3.1～4億ドルだったのに対して、45～32nmプロセスでは6～9億ドルに増大し、22～12nmプロセスになると13億ドルに膨れあがるという。AMDは、アナリストの予測数値を引用しているが、これがAMDの認識だと考えてよさそうだ。プロセス開発については、45～32nmでは、難しかった90～65nmの2倍のコスト、22～12nmでは3～4倍のコストがかかるようになる。

　以前は、先端Fabの建造には20億ドルが必要となると言われていた。しかし、AMDによると、300mmウェハFabで90～65nmプロセスの場合は、今は25～30億ドルが必要になるという。さらに、45～32nmプロセスでは35～40億ドルに、22～12nmプロセスでは45～60億ドル($3.5-$6B)へと膨れあがる。つまり、Fabの建造のコストは、少し前の20億ドル時代の2倍になりつつある。

　プロセス開発のコストは2世代毎に倍々ペースで増え、Fab建造のコストは2世代毎に1.5倍程度ずつ増える。数字自体については、異なる予測もあり議論があるだろう。しかし、Fabとプロセス技術のコストが急増しているという点は、業界の共通認識だと思われる。実際、Intel関係者も、Fabとプロセス開発のコストの急増が最大の問題だと語っていた。そして、この急ピッチな負担の増大は、半導体メーカーに重くのしかかっている。

増大するコストと複雑さ

テクノロジーリーダーシップのロードマップ

●CMOSスケーリングが原子の壁に当たった

　プロセス開発のコストが増大する理由は、「新しい材料と新しい露光技術が要求されるため」とAMDのDoug Grose氏(Senior Vice President, Manufacturing & Supply Chain Management/Incoming CEO of The Foundry Company)は説明する。さらに付け加えると、トランジスタや配線層の構造にも新しい技術が必要となっている。22～12nmプロセス世代では、トランジスタ構造にも抜本的な新技術が要求され始める。平面上に構成された「プレーナ型」のトランジスタを、立体的な構造に変える2D→3Dの転換だ。チャネルの回りのゲートを立体にすれば、リーク電流を大幅に抑えることができるが、そうした変化はトランジスタの根本的な改革を意味する。開発コストが跳ね上がるのは、こうしたイノベーションが必要となるからだ。

　130nmプロセスまでは、こうした苦労は相対的に少なかった。CMOS半導体デバイスは、ムーアの法則の経験則に従って各要素をシュリンクすれば、一定のペースで同じ面積に載せられるデバイス集積度が2倍になった。新しい材料や技術は、ほとんどの場合に必要なかった。

　そして、デバイスのサイズが小さくなると、駆動電圧やゲート酸化膜厚といった要素もスケールダウンするCMOSスケーリングが実現された。ムーアの法則によって、チップの機能が増大し、コストが下がるだけでなく、CMOSスケーリングによって、チップが高速になると同時に低消費電力になった。それも、革新的な材料や技術を投入することなく、成し遂げられた。

　だが、現在はこうした図式は当てはまらない。CMOSスケーリングが鈍化し、デバイスは高速にならなくなり、消費電力も下がらなくなった。最大の原因は、トランジスタのゲートのリーク電流(Leakage)が急増したためで、現在はデバイスのサイズをスケールダウンする毎に、ダイ面積当たりの消費電力である「電力密度(Power Density)」が劇的に上がるようになってしまっている。

●プロセス世代毎に改革が必要な現在のCMOS

　リーク電流が増えた理由は、トランジスタが小さくなりすぎて原子レベルにまで達してしまったためだ。IBMはこのトレンドを「原子論的、量子力学的な限界に近づいた」と表現していた。現在のトランジスタは、ゲート絶縁膜が5～6原子分程度の厚みしかなく、量子トンネル効果でリーク電流が発生してしまう。また、膜厚のばらつきによる局所的なリーク電流の増大も大きい。そのため、電力消費を抑えながらパフォーマンスを上げることが極めて難しくなった。下は、IBMが2006年8月のプロセッサカンファレンス「HotChips 18」のキーノートで示した、プロセス技術のトレンドのスライドだ。

ムーアの法則

古典的なCMOSのスケーリング

古典的なスケーリングが途絶えたのは、原子サイズが変わらないから

消費電力の崖

　こうした状況で、チップのパフォーマンス向上は、もはやCMOSスケーリングに頼ることができないというのが、半導体業界の共通的な認識となっている。2000年代頭までの半導体チップは、革新的なイノベーションがなくても、CMOSスケーリングの効果だけで自動的に性能がアップした。しかし、今はプロセス世代毎に、技術的なイノベーションを加えないと、パフォーマンスのアップは得られない。

　例えば、AMDについて言えば、45nmプロセスで、加工幅を狭めるために「液浸露光」を導入した。トランジスタのゲートリーク電流を下げる効果が大きい「High-k」材料も、今後、導入する予定だ。32nmでは配線間の絶縁膜の誘電率の低減のために、誘電率が最も低い(比誘電率1)究極の絶縁体である真空を使う「エアーギャップ(Airgap)」を導入すると発表している。世代毎に、飛躍的な技術革新を導入することで、プロセス技術を向上させようとしている。さらに、その先では先ほど触れた立体構造のトランジスタなどが期待されている。

　このように、プロセス世代毎に技術革新が必要とされるようになった状況で、半導体メーカー各社は、プロセス開発での連合を組み始めた。AMDを例に取ると、最初はMotorolaと、後にIBMと同盟を組んだ。AMDが加わっているIBMの同盟は、業界で最強と呼ばれており、現在9社が加わっている。連合しなければ、ここまで増大した開発コストはまかない切れないと、誰もが考えている。そう考えない、数少ない例外の1つがIntelだ。

継続的な共同開発

　また、要求される技術革新は、半導体技術だけでなく、CPUアーキテクチャ、システムアーキテクチャ、ソフトウェア層まで全てに渡る。例えば、今、CPUがメニイコア(スレッド並列)とデータ並列へと向かっているのは、まさにこうした理由からだ。そして、ソフトウェア側のプログラミングモデルがそれに対応しようとしているのも流れとなる。

　つまり、CMOSスケーリングが壁に当たったことが、半導体技術からCPUアーキテクチャ、ソフトウェアなど全ての局面での変革を要求し、その同じ波が、Fab建造とプロセス開発のコストの高騰となって、半導体業界の構造自体を揺るがし始めている。その波を真っ向から受けたのがAMDであり、SCEのCell B.E.であるわけだ。

過去と現在の違い

●コスト増を吸収するためにFabとウェハの大型化へと向かう

　プロセス開発のコストは、開発の連合化である程度は軽減できるが、Fab建造コストはそうは行かない。Fabのコストが上がる最大の理由は、製造装置のコストが上がること。特に露光系のコストが急伸しており、Fabを圧迫している。将来のトランジスタの立体化も、製造工程に大きな変化をもたらし、コストの増大を起こすだろう。

　コストの増大は、半導体メーカーの“賭け金”をつり上げるだけでなく、ムーアの法則を揺るがしつつある。これまでは、ウェハ当たりのコストがほぼ一定で、トランジスタ数が倍増するために、一定の機能や性能のチップのコストが下がって来た。しかし、初期投資の増大は、プロセス世代の移行によるコスト低減も鈍化させる。つまり、プロセスを移行してチップサイズを小さくしても、トータルのコストがあまり下がらなくなる可能性が出てきた。そうなると、微細化する意味自体が薄くなってしまう。

　この問題を解決するために、Intelなど一部のメーカーが推進しているのは、ウェハサイズの増大だ。現在300mmのウェハを450mmへと大型化することで、1チップ当たりのコスト増を抑える。1枚のウェハを大きくすることで、1チップ当たりのコストを下げて、製造装置のコスト増を薄める。

　さらに、Fabの規模も大きくすることで、トータルコストの削減を図る。あるIntel関係者は「これからはメガFabではなくギガFab」と語る。Intelのような大手は、多数のFabを運用する代わりに、少数の巨大Fabを持つ方向へと転換しつつある。こうした手段を講じたとしてもコスト増を吸収しきれなければ、プロセスの微細化でコストが低減するという従来の方式が当てはめられなくなる。

●コストの増大でファブレス化を強いられるIDM

　Fabとウェハの大型化のトレンドもまたFabの建造コストを増大させる要因となる。Fab自体の規模が大きくなると、埋めなければならない製造キャパシティが増える。つまり、半導体メーカーにとって賭の単位が大きくなってしまう。

　Fabを造ること自体に膨大なコストがかかり、さらに先端プロセスを維持するのもコストがかかる。こうした状況で、AMDのように、ロジックプロセスの自社製造から脱落するIDMが出て来ている。「コストの急増がIDMに、ファブレスモデルへの移行を強いている」とAMDのDoug Grose氏は11月の「2008 Financial Analyst Day」で説明した。

　もはや半導体Fabのコストは、多くのIDMにとってまかなえる範囲を超えた。そのために、IDMの多くはファブレスに移らなければならなくなりつつある、というのがAMDの認識だ。下のスライドがそうした動きを示したものだ。今後もこの傾向が続き、自社製造から脱落するIDMが、さらに出るだろうというアナリストの予測を引用している。その通りになるなら、半導体業界のモデルの再編成が進むことになる。

ファウンドリ移行の拡大

□関連記事
【11月14日】【海外】AMDが新マイクロアーキテクチャCPU「Orochi」と「Ontario」を2011年に計画
http://pc.watch.impress.co.jp/docs/2008/1114/kaigai476.htm
【10月8日】【海外】AMDはファブレスに向かう?製造部門を分離する生き残り戦略
http://pc.watch.impress.co.jp/docs/2008/1008/kaigai471.htm
【10月8日】【元麻布】AMDが製造部門を分離。巨額の投資を受け入れ
http://pc.watch.impress.co.jp/docs/2008/1008/hot574.htm

□バックナンバー

(2008年12月9日)

[Reported by 後藤 弘茂(Hiroshige Goto)]